對于我國的半導體行業來說，碳納米管+RRAM+ILV 3DIC是一個值得關注的領域。目前碳納米管+RRAM+ILV 3DIC是否能真正成為下一代標準半導體工藝還存在很大的不確定因素，因此在適當關注的同時鼓勵高校和公司做一些常識性的探索也有利于降低我國半導體行業的風險，避免該技術一旦成為主流我國的技術被拉開距離。

日前，麻省理工學院助理教授Max Shulaker在DARPA電子復興倡議（ERI）峰會上展示了一塊碳納米管+RRAM通過ILV技術堆疊的3DIC晶圓。這塊晶圓的特殊意義在于，它是碳納米管+RRAM+ILV 3DIC技術第一次正式經由第三方foundry（SkyWater Technology Foundry）加工而成，代表著碳納米管+RRAM+ILV 3DIC正式走出學校實驗室走向商業化和大規模應用。

碳納米管+RRAM+ILV 3DIC緣起

我們先從3DIC談起。隨著摩爾定律逐漸接近瓶頸，之前靠半導體工藝制程縮小來實現芯片性能提升的做法已經越來越困難。為了解決這一問題，半導體行業提出了使用高級封裝配合異構計算的方法來繼續提升芯片系統性能。傳統的通用型芯片試圖使用一塊通用處理器去解決所有應用問題，因此在摩爾定律接近失效處理器性能增長變慢的今天難以滿足應用的需求；而在高級封裝配合異構計算的范式下，多塊芯片緊密集成在一個封裝內，每塊芯片都針對專門應用量身定制，因此能高效且有針對性地處理應用，從而滿足應用場景的需求。

3DIC就是這種高級封裝技術的一種，使用3DIC可以將多塊芯片堆疊在一起，并且使用TSV技術來實現芯片間高速高效數據通信。當使用3DIC的時候，芯片間的距離較近，互聯線密度較大且可以實現高速信號傳輸，因此通過把處理器芯片和內存芯片封裝在一起可以實現處理器-內存的高速互聯，從而解決內存存取瓶頸（內存墻）問題，大大提升芯片系統的整體性能。

通過上述分析，我們可以看到3DIC的關鍵在于如何實現高密度芯片間互聯，而這也是本文的主角——碳納米管+RRAM+ILV 3DIC的主要突破。傳統的TSV 3DIC中，不同芯片堆疊在一起并使用TSV來實現互聯，而TSV互聯線的間距在10微米左右。與TSV 3DIC相對，碳納米管+RRAM+ILV 3DIC并沒有制造多塊芯片并且用封裝堆疊，而是在一塊晶圓上直接實現多塊芯片（單片3DIC）。

這是如何實現的呢？我們知道，傳統的芯片的制造過程是首先制造出有源區，然后在有源區的上方再做多層金屬互聯，每次完成一層金屬互聯后會在其上方沉積一層絕緣的層間介電層(inter-layer dielectric,ILD)，然后在ILD層之上再次生長金屬互聯層，以此類推直到完成十數層金屬互聯為止。同時，在不同的金屬層之間可以通過金屬層間通孔(inter-layer via,ILV)來實現層間互聯。

而碳納米管+RRAM+ILV 3DIC的實現方法有點類似傳統芯片上金屬互聯的制造方法：在底層標準CMOS有源區制造完成后，在其上面不僅僅是制造金屬互聯，還制造碳納米管和RRAM，例如Max Shulaker在2017年的Nature論文中就實現了NMOS有源區->ILD+ILV->碳納米管層->ILD+ILV->RRAM->ILD+ILV->碳納米管層。

這樣一來就可以在一塊晶圓上實現多層晶體管堆疊3DIC，而無須借助封裝技術。更重要的是，使用ILV技術來實現3DIC的互聯密度極大，可以輕松達到幾十納米，從而大大提高整體芯片系統的性能。

為什么使用碳納米管和RRAM？其中的原因除了碳納米管和RRAM能實現超越傳統CMOS晶體管／Flash內存的性能和能效比之外，更重要的原因是ILV工藝的溫度必須控制在400度以內，否則會損害其他層的邏輯。而碳納米管和RRAM可以兼容低溫工藝，因此能和ILV實現完美結合；相反傳統硅CMOS工藝需要的溫度高達1000度，因此只能作為3DIC中的最底層。

DARPA ERI峰會上的最新發布

本周麻省理工學院助理教授Max Shulaker在DARPA ERI峰會上展示碳納米管+RRAM+ILV 3DIC晶圓時，收獲了觀眾熱烈的掌聲。如前所述，Shulaker在2017年已經在實驗室的foundry中完成了碳納米管+RRAM+ILV 3DIC的原型制備并發表了Nature論文，而這次展示的晶圓則是在碳納米管+RRAM+ILV 3DIC第一次在第三方Foundry（SkyWater Technology）制備成功。

Shulaker教授周二在底特律告訴數百名工程師：“這個晶圓是在上周五制造的，它是Foundry廠生產出來的第一個單片3DIC”。這塊在第三方Foundry制備的碳納米管+RRAM+ILV 3DIC得到了DARPA的3DSoC項目支持，該項目意在使得3DIC技術獲得進一步突破，最終目標是讓使用90nm半導體特征尺寸的3DIC系統與現在使用最先進7納米工藝的芯片相比，具有50倍的性能優勢。

該項目只有一年左右的歷史，但在其3到5年的運行結束時，DARPA想要做到的是，制造5000萬個邏輯門的芯片，4千兆字節的非易失性存儲器，邏輯層之間互聯密度達到每平方毫米900萬個互連，總互聯數據率達到50Tb/s，而互聯的能效比達到2pJ/bit。

Shulaker教授周二所展示的3DIC系統尚不能做到這一切，但這是一個重要里程碑。他說:"我們與Skywater Technology Foundry和其他合作伙伴一道，徹底改變了我們制造這一技術的方式，將這一技術從僅在我們的學術實驗室工作的技術轉變為能夠而且目前已經在美國Foundry廠的商業制造設施中工作的技術。"

目前SkyWater Technology用來生產碳納米管+RRAM+ILV 3DIC的工藝是90納米工藝，未來可望能實現更小的特征尺寸，從而實現更高的性能。此外，在工藝良率達到量產標準后，SkyWater將會提供PDK。在此基礎上，Skywater將能夠圍繞碳納米管+RRAM+ILV 3DIC的流程建立業務，并將該技術授權給其他代工廠。

碳納米管+RRAM+ILV 3DIC是否會改變半導體行業？

碳納米管+RRAM+ILV單片3DIC能提供遠高于TSV的互聯密度，從而為3DIC帶來進一步的性能突破。然而，碳納米管+RRAM+ILV 3DIC想要進入主流應用，還需要跨越工程上的幾道坎。

首先是碳納米管的集成規模。目前，我們看到斯坦福大學完成了200萬碳納米管晶體管的芯片，但是這樣的規模相對于目前的SoC來說還是太小。如果碳納米管想要走入主流，至少還需要把集成規模提升100-1000倍，其中也包括了大規模集成時良率的提升。

其次是設計方法和生態的問題。碳納米管需要專門設計的標準單元庫，此外在EDA工具和流程上也會需要相應的設計（例如DRC等）。

至少在目前看來，碳納米管+RRAM+ILV 3DIC還只是一個學術項目，但這也是DARPA力推該項目的原因，因為一旦解決了上述的工程問題，并且能把生態搭建起來，碳納米管+RRAM+ILV 3DIC將有可能成為下一代半導體技術的關鍵。同時，由于美國在半導體工藝領域正在漸漸失去領先的地位，因此DARPA也希望借碳納米管+RRAM+ILV 3DIC技術來復興美國在半導體工藝領域的競爭力。

對于我國的半導體行業來說，碳納米管+RRAM+ILV 3DIC是一個值得關注的領域。目前碳納米管+RRAM+ILV 3DIC是否能真正成為下一代標準半導體工藝還存在很大的不確定因素，因此在適當關注的同時鼓勵高校和公司做一些常識性的探索也有利于降低我國半導體行業的風險，避免該技術一旦成為主流我國的技術被拉開距離。事實上，我國的高校對于碳納米管的研究已經有不少成果，只是能做到Shulaker一樣真正把關鍵技術整合成完整系統并且向商業化推進的還沒有。這也正是需要我們半導體人齊心協力，在腳踏實地填補國內半導體過去的空缺的同時不忘仰望星空研究前沿性技術。