雖然數(shù)字IC在AI和異構(gòu)的加持下閃耀光輝，但模擬IC特別是電源管理IC同樣躬逢盛世。據(jù)預(yù)測(cè)到2026年全球電源管理芯片市場(chǎng)規(guī)模將達(dá)到565億美元，特別是即將到來的5G、工業(yè)4.0及汽車電氣化的大規(guī)模布局，不斷成為電源管理芯片的助推劑，而變革也隨之而來。

催生新要求

僅從5G來看，因5G基站需更多的天線、更多的射頻組件、更高頻率的無線電等，顯然為電源管理芯片提出了更高要求。而且為實(shí)現(xiàn)相同范圍的覆蓋，5G基站將采用更加密集的組網(wǎng)方式，估計(jì)我國(guó)5G宏基站數(shù)量約為500萬座，達(dá)4G基站數(shù)量的1.5倍，加上微基站市場(chǎng)將更為可觀，電源管理芯片的規(guī)模也在水漲船高。而工業(yè)4.0的發(fā)展亦方興未艾，同樣蘊(yùn)含著巨大的機(jī)遇。

盡管電源管理IC有著始終不變的追求，但MPS電源模塊產(chǎn)品線經(jīng)理孫毅認(rèn)為，對(duì)于工業(yè)4.0和5G基站來說，更短開發(fā)周期、更小尺寸、散熱、抑制EMI噪聲、FPGA等復(fù)雜電源時(shí)序管理以及高速ADC/DAC的低噪聲供電等全面提升到新的“高度”。

而要滿足這些需求，非電源模塊莫屬。因?yàn)槿绻€是換湯不換藥采用分立方案，那難免捉襟見肘。“分立電源方案開發(fā)周期需要18周以上，包括選型和采購、布局布線、環(huán)路補(bǔ)償、制板和封裝等。”孫毅提及，“比如輸出100A的電源，分立方案或會(huì)采用5顆芯片，4顆電感等，這就涉及包括電流采樣電路、解耦濾波電路、環(huán)路補(bǔ)償電路等復(fù)雜的電路設(shè)計(jì)。”

不止如此，由于分立方案需要占據(jù)主板的大面積，但緊湊的系統(tǒng)設(shè)計(jì)需求與之相悖，難以兩全。孫毅具體解釋說，因5G基站載板芯片包括基帶、FPGA、收發(fā)器等，很多高速線可布在可并聯(lián)的電源模塊下方，從而有效提高板上走線面積。而分立模擬IC有很多的SW Pin，無法在下方走高速線，因而實(shí)際可用面積會(huì)更小。

此外，由于工業(yè)及5G基站應(yīng)用產(chǎn)生的高功率密度，對(duì)散熱也提出了新的要求。而且隨著頻率越來越高，EMI測(cè)試標(biāo)準(zhǔn)日益嚴(yán)格，需要進(jìn)行多個(gè)版本PCB修改及調(diào)試。同時(shí)因5G基站載板采用了眾多的FPGA/ASIC，針對(duì)FPGA/ASIC的電源設(shè)計(jì)更加復(fù)雜，涉及電源軌數(shù)多、嚴(yán)格的啟動(dòng)/關(guān)機(jī)時(shí)序、精度高、響應(yīng)速度快、低噪聲等。孫毅以賽靈思SoC FPGA為例，該芯片就需要13路電源，如何處理是一項(xiàng)巨大挑戰(zhàn)。

而對(duì)于芯片中ADC以及DAC射頻鏈路的供電要求，噪聲是需要嚴(yán)格控制的。比如RFSoC FPGA中，對(duì)于ADC以及DAC供電紋波要求在1mV之內(nèi)，在效率和動(dòng)態(tài)紋波層面要求更高。

集成化應(yīng)對(duì)

要解決上述多重挑戰(zhàn)，需要電源模塊的自我“革新”。

MPS的電源模塊則通過將上下MOS管、控制電路、驅(qū)動(dòng)以及保護(hù)電路等有源部分以及電感等無源器件的“大一統(tǒng)”，力克電源領(lǐng)域的各種挑戰(zhàn)。

通過高集成方案幫助客戶縮短從選型到各類設(shè)計(jì)再到可靠性驗(yàn)證的時(shí)間。根據(jù)孫毅給出的數(shù)據(jù)，將由18周縮短到5周，提高了70%以上。同時(shí)，還簡(jiǎn)化了設(shè)計(jì)復(fù)雜度、PCB布板風(fēng)險(xiǎn)，在需要更大電流時(shí)則可通過并聯(lián)輕松實(shí)現(xiàn)。MPS提供的100A的電源模塊，通過并聯(lián)可實(shí)現(xiàn)800A，在并聯(lián)時(shí)可把100A當(dāng)成標(biāo)準(zhǔn)模塊，最短只需要4根線就可互聯(lián)，簡(jiǎn)單方便。

為實(shí)現(xiàn)更小的方案尺寸，MPS采用四項(xiàng)“絕活”來層層遞進(jìn)。孫毅介紹，單晶圓的功率+控制集成工藝減少了芯片50%的面積以及成本；倒裝封裝工藝則減小了封裝帶來的多余占板面積；而先進(jìn)制程加單晶圓再加倒裝工藝，則減小了寄生參數(shù)，使得通過提高開關(guān)頻率減小電感體積成為可能；而電感的3D封裝使電感直接架在IC上，進(jìn)一步提高功率密度同時(shí)還減少模塊五成的面積。

這些“疊加”的創(chuàng)新帶來了諸多好處，不僅模塊占用面積小，采用的外圍器件也隨之減少，還帶來了成本的降低，同時(shí)不需要單獨(dú)做補(bǔ)償控制等，開發(fā)成本也大幅縮減。

相應(yīng)地，在散熱、EMI、噪聲、功耗以及支持多路電源輸出等的表現(xiàn)同樣出色。“比如散熱，通過優(yōu)化模塊設(shè)計(jì) 減小功耗、倒裝工藝降低了熱阻、3D封裝使散熱更均勻等。又如在EMI方面，MPS利用集成的對(duì)稱輸入電容，通過相反的電流方向，有效的反相抵消了“熱環(huán)路”電磁場(chǎng)。此外，優(yōu)化SW節(jié)點(diǎn)設(shè)計(jì)減少EMI輻射等等。”孫毅著重說。

孫毅進(jìn)一步指出，MPS的電源模塊產(chǎn)品提供了豐富的產(chǎn)品組合，輸入電壓從6V到75V，輸出電流涵蓋0.6A至100A甚至800A，覆蓋了5G 基站、AI加速卡、光模塊、測(cè)試設(shè)備、傳感器/相機(jī)、工業(yè)應(yīng)用等多重應(yīng)用。

各成其就

誠然，電源模塊順應(yīng)了工業(yè)4.0和5G基站的需求，但并不代表分立電源管理IC沒有空間。

“分立方案仍有市場(chǎng)空間，尤其是在板上空間受限時(shí)如果沒有一塊完整面積，這時(shí)分立方案要更合適。此外系統(tǒng)如對(duì)單路電源有要求，分立則更靈活，分立方案將長(zhǎng)期存在。”孫毅進(jìn)一步強(qiáng)調(diào)，“但對(duì)于多路應(yīng)用來說，電源模塊會(huì)更簡(jiǎn)單，因可提供一套完整的方案。”

雖然通過諸多層面的創(chuàng)新讓電源模塊大展身手，但未來仍有諸多“進(jìn)階”空間。孫毅表示，一是芯片制程會(huì)不斷提高；二是模塊封裝技術(shù)將不斷產(chǎn)生迭代性的突破，之前是2D，現(xiàn)在是3D封裝；之前使用的是引線框架單層PCB設(shè)計(jì)，現(xiàn)在是多層（4層或6層）設(shè)計(jì)等。三是從模塊的磁設(shè)計(jì)方面入手提高性能。

而市場(chǎng)需求強(qiáng)力增長(zhǎng)背后的主要受益者除卻TI、NXP、MPS、英飛凌、ADI等國(guó)際大廠，國(guó)內(nèi)的矽力杰、圣邦微電子等廠商也將大有可為，但還要在電源模塊、數(shù)字電源等層面不斷加強(qiáng)研發(fā)。

值得注意的是，MPS沒有自己的晶圓廠和封裝廠，但通過租用晶圓廠的一部分設(shè)備和人員，采用自己獨(dú)特工來進(jìn)行生產(chǎn)，在國(guó)內(nèi)與5家晶圓廠以及封測(cè)廠合作，這一Fablite模式既保證了工藝的獨(dú)到性，又可更有效地利用資金成本。