精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

下拉電阻選擇

黃工的嵌入式技術圈 ? 來源:黃工的嵌入式技術圈 ? 作者:黃工的嵌入式技術 ? 2020-02-27 15:33 ? 次閱讀

RS-485總線廣泛應用于通信工業(yè)自動化等領域,在實際應中,通常會遇到是否需要加上下拉電阻以及加多大的電阻合適的問題,下面我們將對這些問題進行詳細的分析。

一、為什么需要加上下拉電阻?

1.當485總線差分電壓大于+200mV時,485收發(fā)器輸出高電平;

2.當485總線差分電壓小于-200mV時,485收發(fā)器輸出低電平;

3.當485總線上的電壓在-200mV~+200mV時,485收發(fā)器可能輸出高電平也可能輸出低電平。但一般總處于一種電平狀態(tài),若485收發(fā)器的輸出低電平,這對于UART通信來說是一個起始位,此時通信會不正常。

當485總線處于開路(485收發(fā)器與總線斷開)或者空閑狀態(tài)(485收發(fā)器全部處于接收狀態(tài),總線沒有收發(fā)器進行驅動)時,485總線的差分電壓基本為0,此時總線就處于一個不確定的狀態(tài)。同時由于目前485芯片為了提高總線上的節(jié)點數(shù),輸入阻抗設計的比較高,例如輸入阻抗為1/4單位阻抗或者1/8單位阻抗(單位阻抗為12kΩ,1/4單位阻抗為48kΩ),在管腳懸空時容易受到電磁干擾。

因此為了防止485總線出現(xiàn)上述情況,通常在485總線上增加上下拉電阻(通常A接上拉電阻,B總線下拉電阻)。若使用隔離RS-485收發(fā)模塊(例如RSM485PCHT),由于模塊內(nèi)部具有上下拉電阻(對于RSM485PCHT,內(nèi)部上下拉電阻為24kΩ),因此在模塊外部一般不需要增加上下拉電阻。

二、什么情況下需要加上下拉電阻?

當遇到信號反射問題時,通常會通過增加匹配電阻來避免信號反射,以1對1通信為例,如圖1所示。由于485總線通常使用特性阻抗為120Ω的雙絞線,因此在485總線的首尾兩端增加120Ω終端電阻來避免信號反射問題。


圖1:兩個RSM485PCHT模塊通信電路

根據(jù)RSM485PCHT的具體參數(shù)(如表1)可以得到如圖2所示等效電路,其中RPU、RPD為模塊內(nèi)部在485總線上加的上下拉電阻,RIN為模塊的輸入阻抗。

表1 RSM485PCHT參數(shù)


圖2:RSM485PCHT通信等效示意圖

當兩個模塊都處于接收狀態(tài)時,可以根據(jù)基爾霍夫電流定律對節(jié)點A和節(jié)點B列出下列公式:

根據(jù)上述公式可以計算AB之間的差分電壓為:

此時模塊已處于不確定狀態(tài),模塊接收器可能輸出為高電平,也可能輸出為低電平,這時就需要在模塊外部增加上下拉電阻保證模塊在空閑時不處于不確定狀態(tài)。

三、上下拉電阻如何取?

假設模塊的輸出電源電壓V?O相同,由于RGND接在一起,因此可以認為模塊內(nèi)部的上拉電阻是并聯(lián)在一起的,為了方便解釋,對圖2的電路進行整理,如圖3所示,在模塊外部增加上下拉電阻可以選擇只增加一組,也可以選擇在每個模塊都增加上下拉電阻,為了解釋方便,我們在485總線上增加一組上下拉電阻。


圖3 :RSM485PCHT通信等效電路圖

其中:

RPU為模塊內(nèi)部上拉電阻,RPD為模塊內(nèi)部的下拉電阻,本例中為24kΩ;

RIN為模塊接收器輸入阻抗,本例取最小值為120kΩ;

RT為終端電阻,本例取120Ω;

RPU_EX為模塊外部所加的上拉電阻,RPD_EX為模塊外部所加的下拉電阻;

由于RSM485PCHT的門限電平為-200mV~+200mV,一般留有100mV或200mV的電壓裕量,本例留有100mV的電壓裕量,根據(jù)前面所推導的差分電壓公式,可以得到下面計算公式:

由于RSM485PCHT在供電電壓范圍為4.75V~5.25V,取VO=4.75V(最低輸入電壓VCC=4.75V情況下),可得:

由RPU=24kΩ,可得RPU_EX=RPD_EX=461.9Ω,由于計算出的電阻值為最大值,因此可以選擇在485總線上僅加一組410Ω或390Ω的上下拉電阻,或者加兩組910Ω上下拉電阻。

四、如何驗證上下拉電阻取值?

上述計算僅考慮了485總線空閑狀態(tài)時不處于不確定狀態(tài),并沒有考慮485收發(fā)器的驅動能力和所用元器件的功耗等問題。外部所加上下拉電阻越小,可以將485總線空閑狀態(tài)差分電壓保持的越高,但與此同時,終端電阻和上下拉電阻的功耗也越大,對485收發(fā)器的驅動能力要求也越高,當超過485收發(fā)器的驅動能力時,也會導致通信失敗。

根據(jù)RS-485標準,當接收器的輸入阻抗為單位阻抗時(最小為12k),總線上最多可以接32個節(jié)點,485的差分負載最大為54Ω,此時差分輸出電壓最小為1.5V。


圖4 :485總線連接32個節(jié)點等效示意圖

如圖4所示,我們可以看到當485總線上接有32個節(jié)點時,總線A或B的共模負載為:

由此可見,對于RS-485的標準來說,A總線或B總線的最大共模負載為375Ω。


圖5 :485總線增加終端電阻等效示意圖

當增加終端電阻后,可以發(fā)現(xiàn)485總線的共模負載沒有發(fā)生變化,但差模負載急劇減小,差模負載為:

因此當485總線的節(jié)點數(shù)達到最多以及增加終端電阻后,485總線的差模負載仍大于54Ω,根據(jù)RS-485的標準,差分輸出電壓最小為1.5V。


圖6 :RSM485PCHT 64個節(jié)點等效示意圖

以RSM485PCHT為例說明增加上下拉電阻的情況,如圖6所示,總線A或B的共模負載為:

實際測試上述情況,驅動輸出的最小差分電壓3.02V,這個電壓遠大于RS-485標準規(guī)定的最小差分輸出電壓1.5V。


圖7 :RSM485PCHT 64個節(jié)點增加終端電阻示意圖

當在485總線上增加終端電阻時,可以看出總線A或B的共模負載并沒有發(fā)生變化,而差分阻抗有了較大的變化,此時差模負載為:

計算出的差模負載要略大于RS-485標準規(guī)定的最大負載為54Ω,我們對RSM485PCHT進行實際測試,其輸出差分電壓1.58V,略大于標準規(guī)定的最小電壓。

當差模負載為54Ω(485總線接兩個120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為270Ω)時,RSM485PCHT的差分輸出電壓為1.52V(實測值),基本和RS-485標準相同。當差模負載為41.54Ω(485總線接兩個120Ω終端電阻并且上拉電阻(下拉電阻)與收發(fā)器內(nèi)阻的并聯(lián)值為135Ω)時,RSM485PCHT的差分輸出電壓在1.17V左右(實測值),在這種情況下可以通信。但485收發(fā)芯片手冊中規(guī)定的最大差模負載通常為54Ω,即在485總線上增加兩個120Ω后,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于270Ω。同時為了保證穩(wěn)定可靠通信,一般485總線的上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于375Ω。

五、總結

1.通信線應選用屏蔽雙絞線,屏蔽層應單點接大地;

2.當我們沒有遇到信號反射問題時,盡量不要使用終端電阻;

3.如果使用終端電阻,我們可以通過上下拉電阻調節(jié)485總線在空閑狀態(tài)的電壓值,保證不處于門限電平(-200mV~+200mV或-200mV~-40mV)范圍內(nèi);

4.當我們增加上下拉電阻時,上拉電阻(下拉電阻)與收發(fā)器輸入阻抗的并聯(lián)值應大于375Ω。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電阻
    +關注

    關注

    85

    文章

    5333

    瀏覽量

    170798
  • 總線
    +關注

    關注

    10

    文章

    2815

    瀏覽量

    87694
收藏 人收藏

    評論

    相關推薦

    電路設計基礎:上拉電阻下拉電阻分析

    小:電阻小,電流大。 3、對于高速電路,過大的上拉電阻可能邊沿變平緩。 綜合考慮以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理。 對上拉
    發(fā)表于 08-22 13:59

    上拉電阻下拉電阻的用處和區(qū)別介紹

    上拉電阻下拉電阻是電子電路設計中常用的兩種電阻。盡管它們有共同點,例如影響電路的阻抗特性和限制電流流過電路的能力,但它們的工作原理和應用場合存在明顯區(qū)別。下面將詳細解釋上拉
    的頭像 發(fā)表于 05-02 15:18 ?3846次閱讀
    上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的用處和區(qū)別介紹

    下拉電阻的作用有哪些

    下拉電阻是一種常見的電子元件,用于在沒有輸入或輸入為高阻抗狀態(tài)時,將電路節(jié)點固定在低邏輯電平(通常是地或負電源)。其主要作用包括: 確保默認邏輯電平:下拉電阻可以保證即使沒有信號輸入或
    的頭像 發(fā)表于 05-02 15:08 ?1688次閱讀

    最全講解上下拉電阻下拉電阻選擇與上下拉電阻的應用

    在電子元器件間中,并不存在上拉電阻下拉電阻這兩種實體的電阻,之所以這樣稱呼,原因是根據(jù)電阻不同使用的場景來定義的,其本質還是
    的頭像 發(fā)表于 04-09 15:13 ?2823次閱讀
    最全講解上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b> 上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的<b class='flag-5'>選擇</b>與上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的應用

    上拉電阻下拉電阻是什么

    上拉就是將不確定的信號通過一個電阻鉗位在高電平,電阻同時起限流作用。而下拉電阻是直接接到地上,接二極管的時候電阻末端是低電平,將不確定的信號
    發(fā)表于 02-29 12:39 ?2234次閱讀
    上拉<b class='flag-5'>電阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>是什么

    關于單片機上拉電阻下拉電阻的詳解和選取

    數(shù)字電路有三種狀態(tài):高電平、低電平、和高阻狀態(tài),有些應用場合不希望出現(xiàn)高阻狀態(tài),可以通過上拉電阻下拉電阻的方式使處于穩(wěn)定狀態(tài),具體視設計要求而定!
    發(fā)表于 02-15 15:30 ?2735次閱讀

    電阻是如何實現(xiàn)上下拉功能的呢?

    電阻是如何實現(xiàn)上下拉功能的呢? 上下拉功能是指在電路中通過連接電阻來實現(xiàn)對信號的上拉和下拉控制。在數(shù)字電路中,上拉和
    的頭像 發(fā)表于 02-04 09:32 ?688次閱讀

    電路板中上拉電阻下拉電阻所起的作用

    上拉電阻下拉電阻是電路板維修技術中的兩個專業(yè)技術術語,在分析電路板中的電路控制原理時經(jīng)常會用到上拉電阻下拉
    的頭像 發(fā)表于 02-03 12:26 ?635次閱讀

    ?上下拉電阻及相關電路分析!

    根據(jù)這兩種特性可以在不同器件選用,比如共陰共陽數(shù)碼管驅動,單片機IO引腳等靈活使用。當然要注意在下拉電阻使用時,在output2的位置一定要加限流電阻,否則會引起D2線路電流過大,類似短路。
    的頭像 發(fā)表于 12-10 10:00 ?1304次閱讀
    ?上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>及相關電路分析!

    上拉電阻下拉電阻的用處

    上拉電阻下拉電阻的用處和區(qū)別? 上拉電阻下拉電阻是電子電路中常用的兩種
    的頭像 發(fā)表于 11-22 18:26 ?1522次閱讀

    淺談上拉電阻下拉電阻選擇原則

    電子發(fā)燒友網(wǎng)站提供《淺談上拉電阻下拉電阻選擇原則.pdf》資料免費下載
    發(fā)表于 11-21 10:47 ?0次下載
    淺談上拉<b class='flag-5'>電阻</b><b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的<b class='flag-5'>選擇</b>原則

    電阻下拉功能實現(xiàn)原理詳解

    作為電路中最常見的電子元器件之一,電阻可以實現(xiàn)限流、隔離、上下拉等不同功能。以上拉為例,IIC通信接口SDA和SCLK都需要通過電阻實現(xiàn)上拉輸入/輸出。那么,電阻是如何實現(xiàn)上
    的頭像 發(fā)表于 11-13 18:23 ?1443次閱讀
    <b class='flag-5'>電阻</b>上<b class='flag-5'>下拉</b>功能實現(xiàn)原理詳解

    下拉電阻的原理和4種應用

    當使用上拉電阻下拉電阻時,你需要理解它們的具體應用和原理以確保正確配置引腳,維持電平狀態(tài),并避免電路問題。以下是更詳細的解釋:上拉電阻:作用:上拉
    的頭像 發(fā)表于 10-30 08:00 ?2623次閱讀
    上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>的原理和4種應用

    如何計算IC內(nèi)部的上拉/下拉電阻值?

    本篇說明了在內(nèi)置上拉電阻下拉電阻的IC中,如果沒有規(guī)定上拉電阻下拉電阻
    的頭像 發(fā)表于 10-18 09:27 ?1826次閱讀

    下拉電阻應用很簡單嗎?哪些地方要加上下拉電阻

    電路設計中,在哪些地方要加上下拉電阻?上下拉電阻加多大呢?是否要考慮它的功耗,以及它的灌電流大小,太大會損壞電子器件。
    的頭像 發(fā)表于 10-08 16:23 ?1921次閱讀
    上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>應用很簡單嗎?哪些地方要加上<b class='flag-5'>下拉</b><b class='flag-5'>電阻</b>?