精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Intel首次亮相Tiger Lake晶圓 基于增強版10nm+工藝

半導體動態(tài) ? 來源:快科技 ? 作者:上方文Q ? 2020-01-14 10:23 ? 次閱讀

CES 2020大展上Intel首次公開了下一代移動平臺Tiger Lake(或將命名為十一代酷睿)的部分細節(jié),采用10nm+工藝,集成新的Willow Cove CPU核心、Xe LP GPU核心,IPC性能提升超過兩位數,同時大大增強AI性能。

在會后的內部展示上,Intel首次拿出了Tiger Lake的晶圓供大家鑒賞。

事實上,Intel雖然官方稱Tiger Lake使用的10nm是增強版10nm+,但嚴格來說將會是第三代(10nm++)。

在此之前,第一代10nm工藝的Cannonn Lake因為完全不合格而胎死腹中,只留下一顆雙核心而且無核顯的i3-8121U。目前的Ice Lake使用的已經是第二代(10nm+),頻率仍然不過關,最高只能做到4.1GHz。

在工藝不達標的情況下,Ice Lake、Tiger Lake都只會出現在U/Y系列低功耗移動平臺上,還有服務器。

從晶圓上可以清楚地看到Tiger Lake的內核,包括四個CPU核心(左側上方和下方)、GPU核心(右側)等,根據測量核心面積是13.64×10.71=146.10平方毫米,相比于11.44×10.71=122.52平方毫米的Ice Lake增大了約20%,其中寬度不變,長度增加2.2毫米。

增大的部分主要來自GPU核顯,架構升級,執(zhí)行單元也從64個增至96個。

搭載Tiger Lake的Intel史上最迷你主板

責任編輯:wv

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 晶圓
    +關注

    關注

    52

    文章

    4838

    瀏覽量

    127794
  • intel
    +關注

    關注

    19

    文章

    3480

    瀏覽量

    185749
收藏 人收藏

    評論

    相關推薦

    GaAs的清洗和表面處理工藝

    GaAs作為常用的一類,在半導體功率芯片和光電子芯片都有廣泛應用。而如何處理好該類
    的頭像 發(fā)表于 10-30 10:46 ?242次閱讀
    GaAs<b class='flag-5'>晶</b><b class='flag-5'>圓</b>的清洗和表面處理<b class='flag-5'>工藝</b>

    的制備流程

    本文從硅片制備流程為切入點,以方便了解和選擇合適的硅,硅的制備工藝流程比較復雜,加工工序多而長,所以必須嚴格控制每道工序的加工質量,
    的頭像 發(fā)表于 10-21 15:22 ?189次閱讀

    PC應用中 Tiger Lake處理器的非隔離式負載點解決方案

    電子發(fā)燒友網站提供《PC應用中 Tiger Lake處理器的非隔離式負載點解決方案.pdf》資料免費下載
    發(fā)表于 08-26 11:33 ?0次下載
    PC應用中 <b class='flag-5'>Tiger</b> <b class='flag-5'>Lake</b>處理器的非隔離式負載點解決方案

    詳解不同級封裝的工藝流程

    在本系列第七篇文章中,介紹了級封裝的基本流程。本篇文章將側重介紹不同級封裝方法所涉及的各項工藝
    的頭像 發(fā)表于 08-21 15:10 ?1263次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級封裝的<b class='flag-5'>工藝</b>流程

    碳化硅和硅的區(qū)別是什么

    。而硅是傳統(tǒng)的半導體材料,具有成熟的制造工藝和廣泛的應用領域。 制造工藝: 碳化硅的制造
    的頭像 發(fā)表于 08-08 10:13 ?1101次閱讀

    LMV321同個型號生產工藝差異較大的原因是什么?

    同個型號生產工藝差異較大的原因是?
    發(fā)表于 08-07 07:02

    WD4000系列幾何量測系統(tǒng):全面支持半導體制造工藝量測,保障制造工藝質量

    TTV、BOW、WARP對制造工藝的影響對化學機械拋光工藝的影響:拋光不均勻,可能會導致CMP過程中的不均勻拋光,從而造成表面粗糙和殘留應力。對薄膜沉積
    發(fā)表于 06-07 09:30 ?0次下載

    艾邁斯歐司朗正式面向全球開放多項目(MPW)服務

    的成本優(yōu)勢及其他優(yōu)勢。 艾邁斯歐司朗MPW服務提供180 nm和0.35 μm全范圍的專業(yè)工藝,包括最近推出的180 nm CMOS技術(“C18”)。2024年的服務計劃表已公布。 多項目
    的頭像 發(fā)表于 03-21 17:19 ?511次閱讀

    的劃片工藝分析

    圓經過前道工序后芯片制備完成,還需要經過切割使上的芯片分離下來,最后進行封裝。
    的頭像 發(fā)表于 03-17 14:36 ?1796次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>的劃片<b class='flag-5'>工藝</b>分析

    一文看懂級封裝

    共讀好書 在本文中,我們將重點介紹半導體封裝的另一種主要方法——級封裝(WLP)。本文將探討級封裝的五項基本工藝,包括:光刻(Pho
    的頭像 發(fā)表于 03-05 08:42 ?1255次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級封裝

    無意發(fā)展至10nm以下,第二梯隊代工廠的成熟工藝現狀

    電子發(fā)燒友網報道(文/周凱揚)半導體制造工藝經過多年的發(fā)展,已經有了翻天覆地的變化。但如果我們單從代工廠的工藝布局來看,就會發(fā)現變化并不算大,領頭的臺積電、三星等依然在加大先進
    的頭像 發(fā)表于 02-21 00:17 ?3411次閱讀
    無意發(fā)展至<b class='flag-5'>10nm</b>以下,第二梯隊<b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工廠的成熟<b class='flag-5'>工藝</b>現狀

    臺積電3nm工藝價格飆升,收入激增

    當前整個行業(yè)正處于不景氣的狀態(tài),2020 年以來出貨量首次跌破每季度 300 萬片。但臺積電憑借 N3 工藝使其
    的頭像 發(fā)表于 01-24 11:15 ?687次閱讀
    臺積電3<b class='flag-5'>nm</b><b class='flag-5'>工藝</b><b class='flag-5'>晶</b><b class='flag-5'>圓</b>價格飆升,收入激增

    級封裝的五項基本工藝

    在本文中,我們將重點介紹半導體封裝的另一種主要方法——級封裝(WLP)。本文將探討級封裝的五項基本工藝,包括:光刻(Photolit
    發(fā)表于 01-24 09:39 ?1783次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>級封裝的五項基本<b class='flag-5'>工藝</b>

    英特爾Arrow Lake-U搭載Intel 3工藝計算模塊,作為Lunar

    Tom‘s Hardware的相關報告指出,Lunar Lake的CPU將使用外部臺積電N3B制程,而Arrow Lake-U通過使用Intel 3工藝,有望在降低制造成本的同時保持競
    的頭像 發(fā)表于 01-23 10:23 ?729次閱讀

    鍵合設備及工藝

    隨著半導體產業(yè)的飛速發(fā)展,鍵合設備及工藝在微電子制造領域扮演著越來越重要的角色。鍵合技術是一種將兩個或多個
    的頭像 發(fā)表于 12-27 10:56 ?1382次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b>鍵合設備及<b class='flag-5'>工藝</b>