在日前召開的“GSMA Thrive 5G時代”主題視頻活動中，賽靈思高級總監(jiān)Harpinder Matharu表示，隨著越來越多運營商開始進行5G部署，系統(tǒng)供應(yīng)商不斷尋求各種方法解決5G部署與性能短板。此外，3GPP標準第16版即將完成，預(yù)計將引入幾項強化功能和用例。這對下一代5G系統(tǒng)的需求呈現(xiàn)出“新變化”。而賽靈思推出的Versal ACAP是一種新型可編程SoC，旨在滿足下一代5G設(shè)備的這種“新變化”。

賽靈思高級總監(jiān)Harpinder Marharu

改進大規(guī)模MIMO系統(tǒng)的“四大研發(fā)領(lǐng)域”

基于波束成型技術(shù)的5G NR 6GHz以下大規(guī)模MIMO系統(tǒng)已經(jīng)成為全球商業(yè)5G部署的主流。

第一輪5G部署的主要用例是增強型移動寬帶應(yīng)用，這是為了解決網(wǎng)絡(luò)中快速增長的吞吐量需求，平均每15-18個月翻一番。大規(guī)模MIMO系統(tǒng)可提供擴展性容量強化，并在整個片區(qū)內(nèi)實現(xiàn)更一致的頻譜效率改進。仿真與場測結(jié)果表明，如果我們持續(xù)使用傳統(tǒng)的微基站對現(xiàn)有網(wǎng)絡(luò)進行增密，則頻譜效率并不統(tǒng)一，容量和覆蓋上限仍然存在。

然而，對于大規(guī)模MIMO系統(tǒng)來說，情況并非如此，大規(guī)模MIMO系統(tǒng)的關(guān)鍵區(qū)別在于通過使用波束成形來調(diào)度多個用戶同時使用頻譜和頻率源的能力。與傳統(tǒng)的MIMO無線電相比，大規(guī)模MIMO系統(tǒng)的目標是3-5倍的性能提升。

Harpinder Singh Matharu指出，大規(guī)模MIMO系統(tǒng)在場測中實際情況與仿真結(jié)果并不一致。“雖然下行鏈路性能處于預(yù)期帶寬的低端，上行鏈路性能和覆蓋范圍更是低于預(yù)期。對于小區(qū)邊緣信噪比較低的UE情況尤其如此。此外，并非所有時刻都有多個用戶供系統(tǒng)調(diào)度，當小區(qū)負載較輕時，大規(guī)模MIMO系統(tǒng)提供的容量難以得到充分利用。這需要調(diào)度增強特性和跨層優(yōu)化來彌補這些缺點。”

Harpinder Singh Matharu認為，改進大規(guī)模MIMO系統(tǒng)的領(lǐng)先研發(fā)領(lǐng)域包括天線面板創(chuàng)新、改進波束形成管理、更好的調(diào)度算法和跨層優(yōu)化，以及跨相鄰片區(qū)的協(xié)調(diào)多點傳輸。

對天線面板的增強，可以通過自適應(yīng)算法合并每個天線單元上的接收信號來提高接收信號功率。這需要對與自適應(yīng)天線面板相關(guān)聯(lián)的開關(guān)電路進行充分的校準和配置，這些功能通過DFE數(shù)字設(shè)備實施。

Harpinder Singh Matharu指出，“3GPP標準第16版針列出了幾項研究，在某些情況下放寬對UE使用全功率發(fā)射的限制。例如，具有未覆蓋或部分覆蓋的天線的UE會由于預(yù)編碼器的限制，僅使用天線的子集進行發(fā)射。因此，未使用的天線和相關(guān)的PL排列會導(dǎo)致發(fā)射功率的損失。”

降低參考信號的峰均比 （PA/PR） 也是支持UE以全功率傳輸?shù)目紤]因素。這將有助于減少上行鏈路覆蓋問題，并在上行鏈路上支持更多空間流。當前系統(tǒng)支持的上行空間流數(shù)約為8個，但在實際應(yīng)用中，很難達到所有空間流都能同時使用的場景。

更精確的信道估計、更多與信道估計相關(guān)的參考信號，以及更快的波束成形系數(shù)更新也在研究中。調(diào)度器、每個用戶的信道估計和波束管理的跨層優(yōu)化都是大規(guī)模MIMO系統(tǒng)整體性能改善的主要研究領(lǐng)域。

“改進調(diào)度器的機器學習技術(shù)是業(yè)界提出的另一項研究課題。”Harpinder Singh Matharu表示，基站根據(jù)用戶地理位置或基于移動角度、往返時間等因素的定位維護有價值的數(shù)據(jù)集，每個用戶的歷史波束字典、信道估計和調(diào)度用戶組合。可以使用這些數(shù)據(jù)集來訓(xùn)練機器模型，以準確地預(yù)測要在給定情況下調(diào)度的UE的最佳集合。這將有可能為調(diào)度器提供有價值的輸入。

綜上所述，賽靈思確立了對大規(guī)模MIMO系統(tǒng)進行改進所需的一些算法與功能。有鑒于此，目前提出的許多方法顯著提高了計算需求和波束成形要求，以及額外的前端設(shè)備數(shù)量。

下一代5G設(shè)備需求呈現(xiàn)“新變化”

“隨著越來越多的運營商嘗試進行5G部署和3GPP第16版標準的準備工作，對下一代5G設(shè)備的需求因此發(fā)生了變化。”Harpinder Singh Matharu進一步指出，“下一代5G系統(tǒng)對中頻或C頻段的典型帶寬要求是400MHz瞬時帶寬，占用帶寬為200MHz。這是為了實現(xiàn)多運營商設(shè)備共享，以及減少系統(tǒng)排隊，滿足不同國家/地區(qū)的客戶需求而做的考慮。”

寬帶無線電應(yīng)用方面業(yè)界也在考慮采用新功放技術(shù)，尤其是氮化鎵功放，可將功率效率再提高5-10%。這些功放系統(tǒng)的預(yù)失真線性化要復(fù)雜得多，也需要大量的計算。在實施所有這些變革的同時，必須保持頻譜的每MHz功率占用不變。對于現(xiàn)在必須支持4-5倍以上計算密度的波束成形和DFE設(shè)備來說，這是一個具有挑戰(zhàn)性的要求。

評估計算密度的一個示例是由波束成形功能入手。假設(shè)下一代5G系統(tǒng)需要支持25層空間流，那么對于100MHz的單載波下行鏈路，每秒需要1420億次復(fù)數(shù)乘法才能實現(xiàn)波束形成功能。隨著占用帶寬增加到200MHz，計算和內(nèi)存需求也會翻一番。Harpinder Singh Matharu指出，業(yè)界正在研究多種途徑來提高信道估計精度和提高波束成型系數(shù)更新的頻率。很可能一些信道估計增強和相關(guān)聯(lián)的波束速率競爭將被推送到波束成形功能。這將進一步增加對波束形成器件的計算要求。

另一項目關(guān)鍵要求便是系統(tǒng)擴展性，32T32R大規(guī)模MIMO系統(tǒng)已經(jīng)成為不同部署的首選形態(tài)。對于密集的城市地區(qū)，特別是信號覆蓋高層建筑的應(yīng)用，將需要64T64R大規(guī)模MIMO系統(tǒng)，而16T16R或傳統(tǒng)的8T8R無線電系統(tǒng)或許足以滿足農(nóng)村地區(qū)的需求。要針對所有這些規(guī)格重復(fù)使用固件、軟件和模塊，以節(jié)省成本并縮短上市時間。

Versal ACAP滿足下一代5G設(shè)備需求

“賽靈思7nm Versal自適應(yīng)計算加速平臺（ACAP）是一種新型可編程SoC，旨在滿足下一代5G設(shè)備的需求。”Harpinder Singh Matharu指出，賽靈思于2018年3月宣布推出ACAP平臺，首款器件自6月以來一直在發(fā)貨。賽靈思Versal是一種異構(gòu)計算體系結(jié)構(gòu)，它添加了一種稱為AI Engine的自適應(yīng)智能矢量引擎來執(zhí)行波束形成和DFE功能。

據(jù)Harpinder Singh Matharu介紹，AI Engine也適用于機器學習應(yīng)用。Versal系列器件具有數(shù)十到數(shù)百個AI矢量處理器，以滿足各種用例的各種計算需求。

“Versal器件中的AI矢量處理器以1GHz+時鐘頻率運行，每秒可提供32GMAC。首款出貨的Versal器件擁有400個AI處理器陣列，可在單個器件上實現(xiàn)每秒12.8TMAC的計算速度。與第一代5G基站使用的賽靈思UltraScale+器件相比，Versal將5G信號計算密度提高了5倍。同時，AI Engine支持定點和單精度浮點運算。而且與16nm的賽靈思UltraScale+器件相比，AI Engine將機器學習計算速度提高了20倍。機器學習可用于增強調(diào)度器性能。此外，每芯片面積功耗降低40%。”

賽靈思Versal平臺的編程模型、軟件工具和庫顯著提高了生產(chǎn)力。AI引擎本身支持C/C++編程。AI引擎用于加速計算密集型波束形成、數(shù)字前端和機器學習功能。每個AI引擎與相鄰的向量引擎共享128KB的數(shù)據(jù)內(nèi)存，用于處理器間通信。人工智能引擎支持高速連接結(jié)構(gòu)來源和下沉數(shù)據(jù)。

此連接結(jié)構(gòu)具有DMA引擎，由軟件工具根據(jù)內(nèi)核設(shè)計和布局約束自動編程。Harpinder Singh Matharu表示：“我們的多速率以太網(wǎng)MAC基本模塊用于有效支持多個端口的25G前端連接，具有低于納秒級的時頻。該器件支持細粒度存儲層次可編程邏輯，用于存儲流式用戶復(fù)數(shù)信號和波束成型參數(shù)。”

可選的DDR控制器支持將波束成形字典存儲在外部存儲器中。網(wǎng)絡(luò)芯片形成在可編程邏輯、AI引擎陣列、外部存儲器和芯片上的基本塊中的不同功能或內(nèi)核之間高效傳輸數(shù)據(jù)的高速通道。片上雙核ARM A72處理器用于初始系統(tǒng)配置，系統(tǒng)啟動后，除了實時操作系統(tǒng)或Linux的控制功能外，A72處理器還可用于運行時系統(tǒng)配置。
責任編輯:pj