據(jù)報(bào)道，臺(tái)積電在推出3D SoIC后端服務(wù)后，還開(kāi)發(fā)了主要用于超級(jí)計(jì)算AI芯片的InFO_SoW（晶圓上系統(tǒng)）技術(shù)，并有望在兩年內(nèi)以InFO（集成式扇出封裝技術(shù)）衍生的工藝開(kāi)始量產(chǎn)。此前，臺(tái)積電已與Cerebras達(dá)成合作，InFO衍生的工藝開(kāi)始量產(chǎn)意味著臺(tái)積電可能在兩年內(nèi)開(kāi)始商業(yè)化生產(chǎn)專(zhuān)用于超級(jí)計(jì)算機(jī)的AI芯片。

這款從去年推出就備受矚目的超級(jí)AI芯片若進(jìn)入商業(yè)化，機(jī)器學(xué)習(xí)或?qū)⑦~入新臺(tái)階。

制造“超級(jí)”AI芯片，面臨互連難題

此次臺(tái)積電計(jì)劃生產(chǎn)的AI芯片，其實(shí)是由一家初創(chuàng)人工智能公司Cerebras Systems在去年推出的世界上最大的半導(dǎo)體芯片，該芯片擁有1.2萬(wàn)億個(gè)晶體管，40萬(wàn)個(gè)核心，面積為46225平方毫米，片上內(nèi)存18G，是目前面積最大芯片英偉達(dá)GPU的56.7倍，并多78個(gè)計(jì)算內(nèi)核。

根據(jù)Cerebras的說(shuō)法，該芯片是目前唯一的萬(wàn)億級(jí)晶體管晶圓級(jí)處理器，基于該芯片推出的CS-1系統(tǒng)可以提供比其他系統(tǒng)更少的空間和功耗的計(jì)算性能，相當(dāng)于標(biāo)準(zhǔn)數(shù)據(jù)中心機(jī)架的三分之一，同時(shí)取代對(duì)數(shù)十萬(wàn)個(gè)GPU的需求。

Cerebras之所以推出這款A(yù)I芯片，主要是針對(duì)深度學(xué)習(xí)的工作負(fù)載。當(dāng)今人工智能的發(fā)展受訓(xùn)練模型所需花費(fèi)時(shí)間的限制，如何縮短訓(xùn)練時(shí)間是整個(gè)行業(yè)共同面臨的問(wèn)題。目前大多數(shù)芯片都是在12英寸的硅晶圓上制成的芯片的集合，并在芯片工廠批量加工，但Cerebras芯片卻是采用互連的方法將所有內(nèi)核放在同一塊硅晶圓上，使得數(shù)據(jù)移動(dòng)快速且低功耗。

另一方面，Cerebras將所需的數(shù)據(jù)存儲(chǔ)在處理器芯片上而非單獨(dú)的存儲(chǔ)芯片上，這也就意味著，該款芯片能將原本需要幾個(gè)月的訓(xùn)練縮短到幾分鐘，推理能力也更強(qiáng)。

所有這些改進(jìn)，都指向制造出盡可能大的芯片。但芯片越大，可能出現(xiàn)的缺陷也就越多。這就要求在制造該款芯片的過(guò)程中，盡可能解決一些難題。例如，光刻工具是旨在將其特定的圖案一遍又一遍地投射到較小的矩形框內(nèi)，由于在晶圓的不同位置刻蝕不同圖案的成本和難度，限制了在同一個(gè)晶圓上構(gòu)建不同的系統(tǒng)。

對(duì)于這款超級(jí)計(jì)算芯片而言，最大的挑戰(zhàn)在于芯片互連。這要求芯片制造商能夠在每個(gè)芯片周?chē)粝驴瞻坠璧恼?，這一窄邊稱(chēng)為劃線?；谶@一難題，Cerebras與臺(tái)積電展開(kāi)了合作。

臺(tái)積電先進(jìn)封裝技術(shù)有望實(shí)現(xiàn)“超級(jí)”AI芯片量產(chǎn)

在臺(tái)積電與Cerebras的合作中，其集成式扇出封裝技術(shù)（InFO）發(fā)揮著重要作用。

集成式扇出封裝技術(shù)到底是什么呢？

從技術(shù)特點(diǎn)來(lái)看，先進(jìn)的晶圓封裝技術(shù)分為扇入型（Fat-in）和扇出型（Fan-out）兩種，傳統(tǒng)的晶圓級(jí)封裝多采用扇入型結(jié)構(gòu)，完成再布線并形成與外部互連的焊球，主要應(yīng)用于I/O引腳數(shù)量較少的集成電路芯片。但隨著終端用戶(hù)對(duì)產(chǎn)品性能的要求日趨增多，摩爾定律下工藝節(jié)點(diǎn)不斷推進(jìn)，滿足要求的芯片需要更多的I/O引腳，傳統(tǒng)扇入型封裝已不符合要求，扇出型晶圓級(jí)封裝方式應(yīng)運(yùn)而生。

扇出型封裝突破I/O引出端數(shù)目的限制，通過(guò)晶圓重構(gòu)增加單個(gè)封裝體面積，之后應(yīng)用晶圓級(jí)封裝的先進(jìn)制造工藝完成多層再布線和凸點(diǎn)制備，切割分離后得到能夠與外部帶性能互連的封裝體。

不同廠商的技術(shù)各有差異，就臺(tái)積電而言，在扇出型晶圓封裝領(lǐng)域開(kāi)發(fā)出了集成式扇出封裝技術(shù)（InFO），并于2014年宣布量產(chǎn)。臺(tái)積電采用的扇出型封裝技術(shù)，舍棄了原本扇入型封裝所使用的印刷電路版，直接將NAND、邏輯IC、RF射頻等器件嵌入晶圓，這就意味著，依靠扇出型封裝技術(shù)所得到的芯片厚度和成本都減少。

根據(jù)臺(tái)積電的說(shuō)法，其扇出型封裝技術(shù)使芯片厚度減少20%，成本降低30%，同時(shí)互連功耗降低15%。以較小的功耗實(shí)現(xiàn)巨大的連接性，這正是超級(jí)計(jì)算AI芯片所需解決的問(wèn)題。

盡管扇出型封裝技術(shù)比扇入型封裝先進(jìn)，但考慮到安全性等因素，目前市場(chǎng)上只有手機(jī)應(yīng)用處理器使用扇出型封裝，CPU和邏輯IC等依然使用扇入型封裝?；谄涑杀九c厚度優(yōu)勢(shì)，未來(lái)，可能會(huì)有越來(lái)越多的芯片采用扇出型封裝技術(shù)。此次臺(tái)積電與Cerebras的合作，也為扇出型封裝技術(shù)開(kāi)拓了新市場(chǎng)。

小結(jié)

預(yù)計(jì)Cerebras晶圓的成本為200萬(wàn)美元，價(jià)格昂貴，這一AI芯片就算實(shí)現(xiàn)量產(chǎn)也無(wú)法在短時(shí)間內(nèi)大量普及，但其學(xué)習(xí)能力和推理能力確實(shí)值得我們期待，這似乎是賽博時(shí)代機(jī)器走向人類(lèi)的一大步，如同我們對(duì)5G世界的想象一樣，當(dāng)機(jī)器學(xué)習(xí)變得更加容易，我們的世界將會(huì)是什么樣子？
責(zé)任編輯：tzh