在三個關(guān)鍵系統(tǒng)模塊（處理器，內(nèi)存和互連（I/O））之間需要互相協(xié)調(diào)，每個要都在更好的提升性能。隨著按各種指標衡量的處理器和內(nèi)存速度已得到了大幅提高，所以互連也需要跟上發(fā)展，以免整體性能被卡了脖子！但是銅纜鏈路正面臨著一些明顯的障礙。電光互連似乎是解決方案，但要使其發(fā)揮潛能并與硅一起工作一直是一個重大挑戰(zhàn)。

不過，最近有一次演示展示了英特爾與AyarLabs（加利福尼亞州埃默里維爾）之間的合作所取得的巨大進步，該項目是由美國國防高級研究計劃局（DARPA）在其“光子學”中贊助的。該計劃希望使用先進的封裝內(nèi)硅光子接口來實現(xiàn)每秒1T位（Tb/s）以上的數(shù)據(jù)速率，同時所需的能耗不到1皮焦耳/bit。并能實現(xiàn)千米級的傳輸距離（圖1）。

SoC器件顯示（左）各個小芯片的位置以及完整的封裝（右）。

英特爾/Ayar項目尚未實現(xiàn)這些目標，但確實朝著這些目標邁出了重要一步。在2020年光纖會議（OFC）上的線上演示中，Ayar展示了其TeraPHY光學芯片技術(shù)，該技術(shù)已集成到通常使用銅互連的改進型商用IC（英特爾Stratix10FPGA）中（圖2）。

這是一種非常高級的光學I/O系統(tǒng)架構(gòu)，圖片顯示了主要組件的互連

從硅電子中產(chǎn)生光數(shù)據(jù)流并不僅僅是先進的LED、激光二極管、增強摻雜或獨特的制造結(jié)構(gòu)的問題，盡管這些結(jié)構(gòu)都具有更高的性能和扭曲度。。相反，它需要一種新的思維方式，需要先進的深層電光物理學見解，其中涉及合適結(jié)構(gòu)中電子、電場和光子之間的關(guān)系。

利用硅光子技術(shù)

基本設(shè)計是基于使用硅光子學作為構(gòu)件，包括波導、定向耦合器和微環(huán)諧振器。與廣泛使用的馬赫-曾德爾干涉儀（MZI）相比，后者是耦合和能量傳輸?shù)氖走x，因為它提供了大約縮小100倍的小尺寸，25-50倍的高帶寬密度和50倍的高能量效率。然而，它也需要更復雜的設(shè)計和精密制造。

Ayar公司的TeraPHY芯片片采用GlobalFoundries公司的45-nmSOICMOS制造工藝制造，該芯片集成了微米級的光波導。TeraPHY芯片上的光波導被蝕刻在硅片中，提供的功能是基于銅的能量和信號路徑的光學模擬。將兩個波導靠近，就能將光子和功率從一個波導轉(zhuǎn)移到另一個波導，從而形成一個能量耦合器。在耦合器內(nèi)，一個直徑為10微米的微環(huán)諧振器可以對相位進行電調(diào)制，并控制光的方向，要么通過芯片，要么直至芯片頂部，從而創(chuàng)建I/O端口。

TeraPHY平臺由單片集成的硅光子和CMOS組成（圖3），采用倒裝片系統(tǒng)封裝（SiP），可將一個SoC的綜合功能拆分在一個封裝的多個小芯片上。這些小芯片采用密集、節(jié)能、短距離的封裝內(nèi)電氣互連方式互連在一起。

圖片展示了一個TeraPHY芯片的例子，顯示了16通道25G光子發(fā)射（Tx）和接收（Rx）宏以及相應的串行器/解串器（SerDes）（a）。多芯片模塊（b）的分解圖包括一個系統(tǒng)級芯片裸片和兩個TeraPHY芯片。（來源：AyarLabs）

SiP技術(shù)的主要優(yōu)勢在于能夠使每個小芯片提供不同的專門功能，并使用最適合實現(xiàn)該功能的工藝技術(shù)進行制造，只要該小芯片仍可以符合標準的SiP集成和封裝約束。這類似于在SiP中使用高密度CMOS來制作處理器或FPGA，再加上專業(yè)的模擬處理來實現(xiàn)精密數(shù)據(jù)采集和調(diào)理。

盡管目標為1pJ/bit，但在這種類型的設(shè)計中，散熱方面的考慮與電子和光學方面的考慮一樣重要，因為SoC耗散了300W，TeraPHY耗散4.7W。分析表明，解決TeraPHY耗散問題的實用解決方案將其分為TxRx，電氣I/O和GPIO區(qū)域。

當然，封裝也是分析的一部分，所得到的溫度曲線說明了高性能系統(tǒng)中預期的熱環(huán)境（圖4）。盡管CMOS器件可以承受這些工作溫度，但任何共封裝的激光器都將降低效率并降低可靠性，因此TeraPHY被設(shè)計為使用外部激光源。

圖4是多芯片模塊（MCM）的等距剖視圖