精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

SRAM和DRAM的區別

SSDFans ? 來源:ssdfans ? 2020-08-22 09:21 ? 次閱讀

什么是RAM?

RAM(Random Access Memory)中文是隨機存取存儲器。為什么要強調隨機存儲呢?因為在此之前,大部分的存儲器都是順序存儲(Direct-Access),比較常見的如硬盤,光碟,老式的磁帶,磁鼓存儲器等等。隨機存取存儲器的特點是其訪問數據的時間與數據存放在存儲器中的物理位置無關。

RAM的另一個特點是易失性(Volatile),雖然業界也有非易失(non-volatile)的RAM,例如,利用電池來維持RAM中的數據等方法。

RAM主要的兩種類別是SRAM(Static RAM)和DRAM(Dynamic RAM)。

SRAM和DRAM的區別

SRAM的S是Static的縮寫,全稱是靜態隨機存取存儲器。而DRAM的D是Dynamic的縮寫,全稱是動態隨機存取存儲器。這兩者有什么區別呢?首先我們看看SRAM的結構,你可以網上搜索一下有很多資料介紹SRAM的,比較出名的是6場效應管組成一個存儲bit單元的結構:

工作原理相對比較簡單,我們先看寫0和寫1操作。

寫0操作

寫0的時候,首先將BL輸入0電平,(~BL)輸入1電平。

然后,相應的Word Line(WL)選通,則M5和M6將會被打開。

0電平輸入到M1和M2的G極控制端

1電平輸入到M3和M4的G極控制端

因為M2是P型管,高電平截止,低電平導通。而M1則相反,高電平導通,低電平截止。

所以在0電平的作用下,M1將截止,M2將打開。(~Q)點將會穩定在高電平。

同樣,M3和M4的控制端將會輸入高電平,因NP管不同,M3將會導通,而M4將會截止。Q點將會穩定在低電平0。

最后,關閉M5和M6,內部M1,M2,M3和M4處在穩定狀態,一個bit為0的數據就被鎖存住了。

此時,在外部VDD不斷電的情況下,這個內容將會一直保持。

下面通過動畫來觀察一下寫0的過程。

寫1操作

這里不再重復,大家可以自己推演一下過程。這里仍然提供寫1過程動畫。

讀操作

讀操作相對比較簡單,只需要預充BL和(~BL)到某一高電平,然后打開M5和M6,再通過差分放大器就能夠讀出其中鎖存的內容。

DRAM(Dynamic RAM)是指動態隨機存取存儲器。與SRAM最大的不同是,DRAM需要通過刷新操作來保持其存儲的內容。讓我們先來看看其一個bit存儲單元(Cell)的結構:

其核心部件是4號位的電容C,這個電容大小在pF級別,用來存儲0和1的內容。由于電容會慢慢放電,其保存的內容將會隨時間推移而慢慢消失。為了保證其內容的完整性,我們需要把里面的內容定期讀出來再填寫回去。這個操作稱為刷新操作(Refresh)。

其寫操作相對簡單:(我們以寫1為例)

當需要寫1的時候,先將BL(Bit Line)輸入高電平1,然后選中對應的Word Line(同一時間將只有一根WL被選中),打開相應的MOS管,如圖中所示3號位。此時,外部驅動能力很強,通過一定的時間,4號位的電容將會被充滿。此時,關閉3號位的MOS管。內容1將在一定時間內被保存在4號位的電容中。寫0的操作與之相反,不同的是將4號位電容中的電荷通過Bit Line放光。然后關閉3號位的MOS管,鎖存相應數據。

而讀操作相對來說,較為復雜。我們可以觀察到4號位電容非常小,只有pF級別,而Bit Line往往都很長,上面掛了非常多個存儲單元(cell),我們可以通過5號位的電容來表示。所以當我們直接把3號位的MOS管打開,Bit Line上將基本看不到什么變化。

于是有人提出是否能夠采用放大器來放大4號位電容的效果。結構圖如下圖所示:

我們可以定Vref為1/2的VDD電壓,在讀取電容里數據之前,我們先將所有Bit Line預充1/2 VDD的電壓。然后,打開Word Line讓選中的電容連接到Bit Line上面,如果原本的內容是1,則Bit line的總電壓將會小幅攀升。否則,則會小幅下降。再通過差分放大器,將結果放大從而實現讀操作。

這套方案是可以工作的,但Bit Line的數量不能太大。否則會導致距離Vref供電處較遠的放大器Vref的值偏低,而導致差分放大器工作異常。同時,對于所謂的1/2 VDD預充,也存在不準的情況。

為了解決這個問題,有人提出,不如將原來的一根Bit Line設計成一對Bit Line,當其中一根Bit Line上的Cell被選中時,另一根Bit Line將不會有Cell被選中。從而沒有Cell被選中的Bit Line可以充當放大器的Vref輸入,其長度,負載以及寄生參數將會和另一根Bit Line十分一致,這樣一來,放大器的工作就更加穩定了。結構圖如下所示:

當讀操作之前,我們先將1/2 VDD電壓同時注入到BL和(~BL)上,這個動作被稱為(pre-charge預充電)然后其中一根作為參考,來觀察另一根Bit Line在某個Cell導通后的變化。

最后,我們總結一下區別:

SRAM成本比較高(6個場效應管組成一個存儲單元)

DRAM成本較低(1個場效應管加一個電容)

SRAM存取速度比較快

DRAM存取速度較慢(電容充放電時間)

SRAM一般用在高速緩存中

DRAM一般用在內存條里

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • DRAM
    +關注

    關注

    40

    文章

    2303

    瀏覽量

    183308
  • 存儲器
    +關注

    關注

    38

    文章

    7452

    瀏覽量

    163602
  • sram
    +關注

    關注

    6

    文章

    763

    瀏覽量

    114633

原文標題:終于!有人講懂了DRAM和SRAM!

文章出處:【微信號:SSDFans,微信公眾號:SSDFans】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    SRAMDRAM有什么區別

    型的隨機存取存儲器(RAM),它們在多個方面存在顯著差異。以下將從定義、工作原理、性能特點、應用場合以及發展趨勢等方面詳細闡述SRAMDRAM區別
    的頭像 發表于 09-26 16:35 ?1375次閱讀

    SRAM中的錯誤檢測

    電子發燒友網站提供《SRAM中的錯誤檢測.pdf》資料免費下載
    發表于 09-20 11:15 ?0次下載
    <b class='flag-5'>SRAM</b>中的錯誤檢測

    DRAM存儲器的基本單元

    DRAM(Dynamic Random Access Memory),即動態隨機存取存儲器,是現代計算機系統中不可或缺的內存組件。其基本單元的設計簡潔而高效,主要由一個晶體管(MOSFET)和一個電容組成,這一組合使得DRAM能夠在保持成本效益的同時,實現高速的數據存取。
    的頭像 發表于 09-10 14:42 ?693次閱讀

    DRAM靈敏放大器的工作原理

    DRAM 靈敏放大器是由兩個交叉耦合的CMOS反相器組成的簡單電路,因此它是一個SRAM單元。
    的頭像 發表于 07-30 10:29 ?762次閱讀
    <b class='flag-5'>DRAM</b>靈敏放大器的工作原理

    DRAM芯片的基本結構

    如果內存是一個巨大的矩陣,那么DRAM芯片就是這個矩陣的實體化。如下圖所示,一個DRAM芯片包含了8個array,每個array擁有1024行和256列的存儲單元。
    的頭像 發表于 07-26 11:41 ?935次閱讀
    <b class='flag-5'>DRAM</b>芯片的基本結構

    請問ESP32上的SRAM1是否可用?

    dram0_0_seg所占的大小的確已經超出的SRAM 2所允許的范圍。 為什么dram0_0_seg允許的大小為0x0001e6a4?這個大小是否可以更改?如果可以更改的話應如何更改? 另外,目前我希望將.bss段
    發表于 06-25 06:38

    stm32的fsmc總線上同時掛載LCD屏和SRAM和單獨設置一個FSMC總線設備的有哪些區別

    我想問一下stm32的fsmc總線上同時掛載LCD屏和SRAM和單獨設置一個FSMC總線設備的有那些區別(我只做個單個設備的掛載)那位大神和廠家能講一下嗎,有實例最好,我就是怕不會出現同時片選的情況,它們間的訪問順序是怎么協調 的?
    發表于 05-31 07:31

    SRAM如何克服其擴展問題?有哪些方法呢?

    在高級節點使用 SRAM 需要新的方法。
    的頭像 發表于 02-25 10:05 ?829次閱讀
    <b class='flag-5'>SRAM</b>如何克服其擴展問題?有哪些方法呢?

    GD32F4的TCMSRAM(緊耦合SRAM)該如何使用?

    如下圖所示,GD32F4系列內部SRAM分為通用SRAM空間和TCMSRAM空間,其中通用SRAM為從0x20000000開始的空間,TCMSRAM為從0x10000000開始的64KB空間。大家
    的頭像 發表于 02-24 09:43 ?1760次閱讀
    GD32F4的TCMSRAM(緊耦合<b class='flag-5'>SRAM</b>)該如何使用?

    SRAM CLA和SRAM有什么區別

    每個SRAM單元的核心由兩個CMOS反相器構成,這兩個反相器相互連接,每個反相器的輸出電位被用作另一個反相器的輸入。這種結構使得每個SRAM單元都可以保存一個二進制位(0或1),直到它被新的數據覆蓋。
    的頭像 發表于 02-19 11:02 ?908次閱讀
    <b class='flag-5'>SRAM</b> CLA和<b class='flag-5'>SRAM</b>有什么<b class='flag-5'>區別</b>

    DRAM合約價一季度漲幅預計13~18%,移動設備DRAM引領市場

    DRAM產品分類顯示,PC DRAM方面,DDR5訂單需求未得到充分滿足,買方預期DDR4價格將進一步上漲,這激發了備貨需求。盡管新一代設備向DDR5轉型,但對于DDR4采購量增幅不定。預計PC DRAM季度合約價變化幅度將在
    的頭像 發表于 01-08 14:27 ?496次閱讀

    sram讀寫電路設計

    SRAM (Static Random Access Memory)是一種高速、隨機訪問的存儲器,它以其快速的讀寫操作和不需要刷新的特點而受到廣泛使用。本文將詳細介紹SRAM的讀寫電路設計,從
    的頭像 發表于 12-18 11:22 ?2053次閱讀

    關于AI和SRAM的不確定未來思考

    的設計縮小更多尺寸。然而,當我們轉向更小尺寸的節點時,保持這種區別變得越來越具有挑戰性。現在,SRAM 正在遵循越來越多的邏輯設計規則,并且與基于邏輯晶體管的設計相比,進一步縮小存儲器的優勢并不明顯。
    發表于 12-15 09:43 ?448次閱讀

    dram和nand的區別

    dram和nand的區別? DRAM和NAND是兩種不同類型的存儲器。DRAM(Dynamic Random Access Memory)是一種隨機存取存儲器,而NAND(Not AN
    的頭像 發表于 12-08 10:32 ?7239次閱讀

    關于靜態存儲器SRAM的簡單介紹

    SRAM是采用CMOS工藝的內存。自CMOS發展早期以來,SRAM一直是開發和轉移到任何新式CMOS工藝制造的技術驅動力。
    的頭像 發表于 12-06 11:15 ?1647次閱讀