精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VCSEL器件的理論分析及結(jié)構(gòu)設(shè)計

MEMS ? 來源:《中國激光》 ? 2020-09-01 10:36 ? 次閱讀

摘要:為實(shí)現(xiàn)894.6 nm低閾值、高穩(wěn)定性、單模激光輸出,設(shè)計了具有不同臺面刻蝕結(jié)構(gòu)的垂直腔面發(fā)射激光器(VCSEL)器件,研究了臺面直徑和氧化孔結(jié)構(gòu)對器件激射性能的影響。研究結(jié)果表明:VCSEL臺面直徑越大,閾值電流越大;氧化孔徑越偏向圓形,邊模抑制比越高。制備了氧化孔為圓形、直徑為4.4 μm的VCSEL器件,該器件在70~90 ℃工作溫度及0.6 mA驅(qū)動電流下實(shí)現(xiàn)了894.6 nm單模激光輸出,邊模抑制比高于35 dB。

1引言

垂直腔面發(fā)射激光器(VCSEL)具有體積小、光斑為圓形、響應(yīng)頻帶寬、易于實(shí)現(xiàn)二維陣列集成等優(yōu)越的性能,在光纖通信系統(tǒng)、陀螺儀、原子鐘等領(lǐng)域具有重要應(yīng)用。現(xiàn)階段,由于激光器材料質(zhì)量及器件制備工藝的限制,VCSEL器件實(shí)現(xiàn)低閾值電流、波長穩(wěn)定輸出較為困難,且VCSEL器件的多?,F(xiàn)象較為嚴(yán)重。應(yīng)用于芯片原子鐘的VCSEL器件,需要實(shí)現(xiàn)高溫環(huán)境下低閾值、單模激光的穩(wěn)定輸出減小臺面可以達(dá)到降低閾值電流的目的,利用水汽氧化可以提高VCSEL的邊模抑制比。隨著水汽氧化工藝在VCSEL器件制備中的應(yīng)用,VCSEL的性能得到了很大改善。

氧化限制層可以起到光電限制的作用,使VCSEL器件實(shí)現(xiàn)低閾值的單模激光輸出。為提高VCSEL的邊模抑制比,研究人員研究了氧化限制層對VCSEL激射性能的影響:Geib等以及Ku等對影響VCSEL的氧化因素進(jìn)行了分析,得到了氧化深度與時間、溫度之間的關(guān)系;2002年,Hawkins等分析了VCSEL氧化孔的大小對器件可靠性的影響,得出了具有較大氧化孔的器件具有較高可靠性的結(jié)論;2006年,Chang等利用多個氧化層來減小VCSEL寄生效應(yīng)的方法,通過將多個氧化層融合到器件中,實(shí)現(xiàn)了效率和調(diào)制速率高的VCSEL器件;2008年,Almuneau等對VCSEL的氧化深度進(jìn)行研究,實(shí)現(xiàn)了對氧化深度的實(shí)時觀測;2012年,劉迪等對不同氧化孔直徑的單管器件的熱特性進(jìn)行研究后發(fā)現(xiàn),氧化孔直徑越小,器件的熱阻越大,可通過加大氧化孔直徑來降低熱阻;2017年,馮源等采用CRosslight軟件對VCSEL的反射譜和增益譜進(jìn)行模擬,并對器件結(jié)構(gòu)進(jìn)行優(yōu)化,得到了室溫下光譜中心波長在850 nm左右的VCSEL器件;2017年,Marigo-Lombart等對制備低閾值、高邊模抑制比VCSEL器件的方法進(jìn)行研究,找到了工藝步驟簡單、器件工作效率較高的制備方法。

為實(shí)現(xiàn)高邊模抑制比、低閾值的VCSEL器件,本文設(shè)計了補(bǔ)償型和圓形臺面刻蝕結(jié)構(gòu)的VCSEL器件,利用水汽氧化工藝制備出氧化孔形狀及大小不同的一系列VCSEL器件;然后對器件的閾值電流、溫漂、邊模抑制比等進(jìn)行測試分析;此外,研究了VCSEL氧化孔形狀及大小對器件邊模抑制比、閾值電流的影響,根據(jù)研究結(jié)果制備出具有補(bǔ)償型臺面結(jié)構(gòu)的VCSEL器件,該器件在0.6 mA驅(qū)動電流及70~90 ℃工作溫度下,實(shí)現(xiàn)了邊模抑制比高于35 dB的894.6 nm激光輸出。

2實(shí)驗(yàn)及理論分析

2.1 VCSEL器件的理論分析及結(jié)構(gòu)設(shè)計

面發(fā)射激光器的閾值電流Ith的表達(dá)式為

式中:e為電子電荷;Beff為等價復(fù)合系數(shù);Va為有源區(qū)的體積;Nth為滿足振蕩條件時產(chǎn)生光增益所必須的有源區(qū)的電子密度;ηi為注入效率;ηspon為自發(fā)輻射效率。

圓形臺面結(jié)構(gòu)通過水汽氧化工藝可以得到橢圓形的氧化孔形狀,這是由于[0`11]晶向的鍵能較高,具有較低的表面反應(yīng)速率,使得[0`11]晶向的氧化速率小于[011]晶向的氧化速率。橢圓形氧化孔在長和寬方向上的折射率可分別表示為

式中:a為橢圓的長軸;b為短軸;n0為氧化層的折射率;g為與溫度相關(guān)的擬合參數(shù);δn為折射率梯度;x和y分別為氧化層中折射率為n時測試點(diǎn)的橫縱坐標(biāo)。橢圓形氧化孔引起了不均勻的折射率分布,故波長差Δλ與不同方向上折射率差Δn之間的關(guān)系可以表示為

式中:λ0為中心波長。從(4)式中可以看出,當(dāng)兩個方向的折射率差Δn不為0時,必然會產(chǎn)生一個相應(yīng)的波長差??梢?,波長差Δλ的大小受氧化孔形狀的影響。

根據(jù)VCSEL理論進(jìn)行器件的結(jié)構(gòu)設(shè)計,采用金屬有機(jī)化合物化學(xué)氣相沉淀(MOCVD)技術(shù)制備VCSEL外延片,然后基于外延片制備VCSEL器件,并對VCSEL器件的激射特性進(jìn)行測試分析。所設(shè)計的VCSEL器件結(jié)構(gòu)如圖1所示,其中:N型布拉格反射鏡(DBR)由Al0.9Ga0.1As / Al0.12Ga0.88As緩變膜層組成;有源區(qū)由光學(xué)厚度為λ0 / 2的兩對InyGa(1-y)As / AlxGa(1-x)As量子阱以及緩變組分的AlxGa(1-x)As間隔層組成;氧化層Al0.98Ga0.02As的厚度為30 nm,利用側(cè)向氧化產(chǎn)生Al2O3層,形成絕緣性良好的氧化限制層;氧化層上方是由Al0.9Ga0.1As / Al0.12Ga0.88As緩變膜層構(gòu)成的P型DBR,每對DBR的光學(xué)厚度均為λ0 / 2;N與P分別表示此器件結(jié)構(gòu)的背面與正面。

圖1 VCSEL示意圖

2.2實(shí)驗(yàn)

氧化限制型VCSEL器件的制備過程如下:采用電感耦合等離子刻蝕設(shè)備(ICP 180)對外延生長制備得到的VCSEL外延片進(jìn)行臺面刻蝕,刻蝕深度為4.4 μm(設(shè)計了補(bǔ)償型臺面刻蝕結(jié)構(gòu)和圓形臺面刻蝕結(jié)構(gòu)兩種器件);刻蝕完成后對其進(jìn)行水汽氧化,首先打開N2管道和水浴蒸汽管道,將管式氧化爐升溫至400 ℃,N2流量為7 L/min,水浴蒸汽管道中的N2流量為0.3 L/min,水浴溫度為75 ℃,溫度穩(wěn)定后,保持40 min,隨后將Wafer放入氧化爐中進(jìn)行水汽氧化(水汽氧化完成后將樣品取出冷卻至室溫,用光學(xué)顯微鏡對氧化孔的形狀及大小進(jìn)行觀察);然后采用等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)技術(shù)對氧化后的Wafer進(jìn)行鈍化,并用聚酰亞胺(PI)膠填充間隔槽,獲得平坦的臺面結(jié)構(gòu);接著采用磁控濺射工藝制備器件的P面電極,將N面減薄拋光至芯片厚度為150 μm,并制備N面金屬電極;最后進(jìn)行退火處理,使N面電極和P面電極形成良好的歐姆接觸,獲得VCSEL芯片,將VCSEL芯片進(jìn)行封裝即可獲得VCSEL器件。

利用Avaspec ULS2048L-2-USB2光譜儀(步長為0.25 nm)及測試軟件AvaS0ft8進(jìn)行光譜測試,測試過程中采用相干布居囚禁(CPT)物理測試系統(tǒng)(溫度精確度為0.01 ℃,電流精確度為0.001 mA)控制溫度和電流,得到穩(wěn)定溫度下VCSEL器件的閾值電流及激射譜。

3結(jié)果與討論

采用水汽氧化工藝制備得到的兩種VCSEL臺面結(jié)構(gòu)如圖2所示,由圖2(f)可知,兩種臺面分別為圓形和補(bǔ)償型刻蝕結(jié)構(gòu)。圖2(a)~(c)所示器件A、B、C的臺面直徑分別為27,23,21 μm,臺面刻蝕結(jié)構(gòu)為補(bǔ)償型,氧化孔為偏圓形,氧化孔的長短軸值較為接近(可近似看作是圓形);器件A、B的氧化孔直徑分別為4.8 μm、4.4 μm,器件C的氧化孔為偏圓形,長軸約為3.8 μm,短軸約為3.5 μm,橢率較?。山瓶醋魇菆A形)。圖2(d)所示器件D的臺面直徑為27 μm,臺面刻蝕結(jié)構(gòu)為圓形,氧化孔為橢圓形,長軸約為6.1 μm,短軸約為5.5 μm。圖2(e)所示器件E的臺面直徑為23 μm,臺面刻蝕結(jié)構(gòu)為圓形,氧化孔為橢圓形,長軸約為5.7 μm,短軸約為4.1 μm。

通過對比分析測試結(jié)果可知,在相同的氧化條件下,臺面刻蝕結(jié)構(gòu)不同時,氧化孔形狀會有所差異。如圖2(d)、(e)所示,圓形氧化臺面經(jīng)水汽氧化后,氧化孔為非圓形,這表明氧化反應(yīng)不是完全各向同性的,即反應(yīng)速率沿特定的晶向是不同的。如圖2(a)~(c)所示,將圓形與矩形相結(jié)合形成的補(bǔ)償型臺面結(jié)構(gòu)可以對具有較快反應(yīng)速率的[011]晶向進(jìn)行補(bǔ)償,調(diào)控水汽氧化過程中[011]晶向與[0`11]晶向的氧化深度差值,彌補(bǔ)氧化過程中因不同晶向的反應(yīng)速率不同而引起的氧化孔形狀不規(guī)則的問題,并最終得到圓形氧化孔。如圖2所示,補(bǔ)償型刻蝕臺面的氧化效果較好,氧化孔形狀接近圓形。對不同直徑臺面的氧化效果進(jìn)行對比可知,臺面直徑越大,氧化孔越趨于圓形,這是因?yàn)殡S著氧化孔徑增大,氧化孔氧化速率的各向異性程度減弱,故而趨于圓形。因此,可通過采用補(bǔ)償型臺面刻蝕結(jié)構(gòu)或增大臺面直徑的方式來獲得圓形氧化孔。

圖2 器件臺面結(jié)構(gòu)氧化后的俯視顯微圖與臺面結(jié)構(gòu)類型示意圖。(a)直徑為27 μm的補(bǔ)償型臺面結(jié)構(gòu),氧化孔為圓形;(b)直徑為23 μm的補(bǔ)償型臺面結(jié)構(gòu),氧化孔為圓形;(c)直徑為21 μm的補(bǔ)償型臺面結(jié)構(gòu),氧化孔為圓形;(d)直徑為27 μm的圓形臺面結(jié)構(gòu),氧化孔為橢圓形;(e)直徑為23 μm的圓形臺面結(jié)構(gòu),氧化孔為橢圓形;(f)補(bǔ)償型與圓形臺面結(jié)構(gòu)示意圖

3.1 VCSEL臺面直徑和氧化孔結(jié)構(gòu)對器件閾值電流及溫漂的影響

對器件進(jìn)行變溫閾值電流測試,研究VCSEL氧化孔形狀及大小對器件閾值電流溫漂的影響,具有不同氧化孔形狀和不同臺面結(jié)構(gòu)的VCSEL器件的閾值電流隨溫度變化的測試結(jié)果如圖3所示。可見,器件的閾值電流均隨著溫度的升高而增加。在圖3(a)中可進(jìn)一步觀察到:當(dāng)臺面直徑相同時,圓形和橢圓形氧化孔器件在相同溫度下的閾值電流相差較小,表明氧化孔形狀不是影響器件閾值電流的最主要因素;臺面直徑大的器件,相應(yīng)的閾值電流較大。圖3(b)為臺面直徑不同但氧化孔均為圓形的VCSEL器件的閾值電流對比結(jié)果,從對比結(jié)果可知,相同溫度下,臺面直徑越大,器件的閾值電流越大,80 ℃時器件A、B、C的閾值電流分別為1.1,0.48,0.28 mA,這表明臺面直徑是影響VCSEL器件閾值電流的主要因素。由(1)式可知,通過減小半導(dǎo)體激光器有源區(qū)的體積可以降低器件的閾值電流,因此,減小VCSEL器件的臺面直徑是獲得低閾值電流器件的有效途徑。

圖3 不同VCSEL器件的變溫閾值電流曲線。(a)不同氧化孔形狀;(b)不同臺面直徑

圖4所示為器件B在不同溫度下的激射光譜測試結(jié)果,25 ℃時器件的激射峰位為891.5 nm,30 ℃時激射峰位為891.8 nm,70℃時激射峰位為894.2 nm,75 ℃時激射峰位為894.6 nm,器件的激射峰位隨溫度升高呈線性關(guān)系,波長的溫度漂移系數(shù)為0.062 nm/℃。VCSEL器件的高溫工作性能是由增益—腔模特性決定的,光譜發(fā)生紅移的根本原因是其溫度升高導(dǎo)致了增益的變化,腔模增益譜、量子阱增益光譜均發(fā)生了紅移。量子阱的增益峰并不能決定VCSEL器件的激射波長,VCSEL的激射波長是由腔模決定的,隨著溫度升高,器件有源區(qū)及DBR光學(xué)厚度均會增加,因而其對應(yīng)的光學(xué)波長會增大。

圖4 器件B的峰值波長隨溫度的變化

3.2 VCSEL臺面直徑和氧化孔結(jié)構(gòu)對器件邊模抑制比的影響

VCSEL的諧振腔非常短,其縱模間距非常大,所以多模輸出主要是多橫模激射引起的,氧化孔的形狀及大小對VCSEL的近場模式特性有很大影響,會使高階橫模近場模式分布不同,從而改變激光器的激射特性,這一現(xiàn)象可以在激光器的近場圖像上觀測到。由于氧化限制層的折射率比該VCSEL器件結(jié)構(gòu)中量子阱材料的折射率低,光可在氧化限制層與量子阱層之間形成全反射,起到橫向折射率波導(dǎo)的作用。為分析氧化孔形狀及大小對器件邊模抑制比的影響,對氧化孔形狀不同的兩組器件進(jìn)行對比分析,結(jié)果如圖5所示。

圖5 氧化孔形狀不同而臺面直徑相同的VCSEL的邊模抑制比

在圖5中,器件B、E的臺面直徑為23 μm,邊模抑制比分別為38 dB和10 dB,器件A、D的臺面直徑為27 μm,邊模抑制比分別為36 dB和25 dB。從測試結(jié)果可知,器件氧化孔形狀接近圓形時,邊模抑制比較高。器件A、B的氧化孔為橢圓形,橢圓形氧化孔在長軸和短軸方向上的折射率不均勻,會造成多個模式的輸出,邊模抑制比降低。

圖6所示為氧化孔均為圓形,臺面結(jié)構(gòu)直徑分別為27,23,21 μm的3個VCSEL器件邊模抑制比的測試結(jié)果,器件激射波長為894.6 nm。器件A、B、C的邊模抑制比分別為37 dB、38 dB、30 dB,器件A、B的氧化孔為圓形,且邊模抑制比相差較小。器件C雖為補(bǔ)償型刻蝕結(jié)構(gòu),但由于氧化時間稍長,導(dǎo)致氧化孔尺寸過小,氧化的各項(xiàng)異性較為明顯,因此邊模抑制比稍低。隨著氧化孔直經(jīng)增大,器件激射模式分布的各向異性變小,各個模式波長更接近中心波長,相鄰模式之間的距離隨之變小,激射模式表現(xiàn)為單模激射。從測試結(jié)果分析可知,VCSEL器件臺面直徑對器件邊模抑制比的影響較小,而氧化孔的形狀及大小對VCSEL器件邊模抑制比的影響較大。當(dāng)氧化孔接近圓形時,邊模抑制比較高,這說明氧化孔的不規(guī)則化會引起激射波長模式的選擇相似度降低,使多個模式同時激射,導(dǎo)致邊模抑制比降低,這為制備高邊模抑制比VCSEL器件提供了實(shí)驗(yàn)基礎(chǔ)。

圖6 氧化孔均為圓形但臺面直徑不同的VCSEL的邊模抑制比

4.結(jié)論

通過理論及實(shí)驗(yàn)研究了臺面直徑及氧化結(jié)構(gòu)對VCSEL器件激射性能的影響,研究結(jié)果表明:臺面直徑對器件的閾值電流有較大影響,氧化孔的形狀對VCSEL邊模抑制比的影響較大,圓形氧化孔器件的邊模抑制比較高。根據(jù)研究結(jié)果,利用臺面氧化補(bǔ)償方法制備出了具有補(bǔ)償型臺面結(jié)構(gòu)且圓形氧化孔直徑為4.4 μm的VCSEL器件,該器件在0.6 mA驅(qū)動電流及70~90 ℃溫度下,實(shí)現(xiàn)了邊模抑制比高于35 dB的894.6 nm激光輸出。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 激光器
    +關(guān)注

    關(guān)注

    17

    文章

    2488

    瀏覽量

    60260
  • 電荷
    +關(guān)注

    關(guān)注

    1

    文章

    613

    瀏覽量

    36108
  • VCSEL
    +關(guān)注

    關(guān)注

    17

    文章

    260

    瀏覽量

    29968

原文標(biāo)題:垂直腔面發(fā)射激光器氧化孔結(jié)構(gòu)對器件激射性能的影響

文章出處:【微信號:MEMSensor,微信公眾號:MEMS】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    HDI的疊層結(jié)構(gòu)設(shè)計

    在現(xiàn)代電子制造領(lǐng)域,高密度互連(HDI)技術(shù)已成為推動電子產(chǎn)品向更小型化、更高性能發(fā)展的關(guān)鍵因素。HDI技術(shù)的核心在于其獨(dú)特的疊構(gòu)設(shè)計,這不僅極大地提升了電路板的空間利用率,還顯著增強(qiáng)了電氣性能和信號完整性。
    的頭像 發(fā)表于 10-28 14:18 ?218次閱讀
    HDI的疊層<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    永磁發(fā)電機(jī)的主要結(jié)構(gòu)設(shè)計是什么?

    永磁發(fā)電機(jī)是一種利用永磁體產(chǎn)生磁場的發(fā)電機(jī),它具有結(jié)構(gòu)簡單、體積小、重量輕、效率高、維護(hù)方便等優(yōu)點(diǎn)。永磁發(fā)電機(jī)的主要結(jié)構(gòu)設(shè)計包括以下幾個方面: 定子部分 定子是發(fā)電機(jī)的核心部件之一,它主要由定子鐵芯
    的頭像 發(fā)表于 10-25 10:40 ?129次閱讀

    一種天線支架的結(jié)構(gòu)設(shè)計及有限元分析

    結(jié)合某型接收天線使用要求,設(shè)計了一型天線支架,并對其進(jìn)行有限元分析。分析在12級風(fēng)作用下天線支架的應(yīng)力和變形,確定了具體的設(shè)計參數(shù),實(shí)現(xiàn)了結(jié)構(gòu)安全可靠和輕量化。所提方法適用于天線支架的靜力學(xué)
    的頭像 發(fā)表于 08-13 17:22 ?129次閱讀
    一種天線支架的<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>及有限元<b class='flag-5'>分析</b>

    EMC(電磁兼容性)結(jié)構(gòu)設(shè)計基礎(chǔ)

    介紹了電磁兼容的基本定義,要求,結(jié)構(gòu)設(shè)計的準(zhǔn)則和方法。
    發(fā)表于 08-08 14:23 ?12次下載

    5針M16接口結(jié)構(gòu)設(shè)計

    德索工程師說道5針M16接口的結(jié)構(gòu)設(shè)計是一個綜合性的過程,它融合了電氣、機(jī)械、材料科學(xué)等多個領(lǐng)域的知識,旨在提供高效、穩(wěn)定且可靠的電氣連接。以下是對5針M16接口結(jié)構(gòu)設(shè)計的詳細(xì)解析:   5針
    的頭像 發(fā)表于 08-03 09:38 ?372次閱讀
    5針M16接口<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    3針M5插座結(jié)構(gòu)設(shè)計

       德索工程師說道在電子設(shè)備和電氣系統(tǒng)中,插座作為連接電源、信號線等的重要接口,其結(jié)構(gòu)設(shè)計對于設(shè)備的整體性能、穩(wěn)定性和安全性具有至關(guān)重要的作用。3針M5插座作為其中一種常見的插座類型,其設(shè)計不僅
    的頭像 發(fā)表于 05-11 17:49 ?469次閱讀
    3針M5插座<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    FPGA設(shè)計中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計

    今天給大俠帶來FPGA設(shè)計中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計,話不多說,上貨。 為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般
    發(fā)表于 05-07 16:09

    7芯M9插頭需采用彈性結(jié)構(gòu)設(shè)計

    德索工程師說道彈性結(jié)構(gòu)設(shè)計可以確保7芯M9插頭與插座之間的良好接觸。在插頭插入插座的過程中,由于制造公差、使用環(huán)境等因素的影響,插頭與插座之間的接觸并不總是完美的。而彈性結(jié)構(gòu)設(shè)計可以通過其自身的彈性
    的頭像 發(fā)表于 04-18 14:29 ?343次閱讀
    7芯M9插頭需采用彈性<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>嗎

    FPGA設(shè)計中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計

    今天給大俠帶來FPGA設(shè)計中,對SPI進(jìn)行參數(shù)化結(jié)構(gòu)設(shè)計,話不多說,上貨。 為了避免每次SPI驅(qū)動重寫,直接參數(shù)化,盡量一勞永逸。SPI master有啥用呢,你發(fā)現(xiàn)各種外圍芯片的配置一般
    發(fā)表于 04-11 18:29

    倒裝焊器件封裝結(jié)構(gòu)設(shè)計

    共讀好書 敖國軍 張國華 蔣長順 張嘉欣 (無錫中微高科電子有限公司) 摘要: 倒裝焊是今后高集成度半導(dǎo)體的主要發(fā)展方向之一。倒裝焊器件封裝結(jié)構(gòu)主要由外殼、芯片、引腳(焊球、焊柱、針)、蓋板(氣密性
    的頭像 發(fā)表于 02-21 16:48 ?735次閱讀
    倒裝焊<b class='flag-5'>器件</b>封裝<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>

    異步FIFO結(jié)構(gòu)設(shè)計

    電子發(fā)燒友網(wǎng)站提供《異步FIFO結(jié)構(gòu)設(shè)計.pdf》資料免費(fèi)下載
    發(fā)表于 02-06 09:06 ?0次下載

    通用陣列邏輯(GAL)電路結(jié)構(gòu)設(shè)計分析

    通用陣列邏輯(GAL)是一種可編程邏輯器件,由Lattice公司在PAL(可編程陣列邏輯)的基礎(chǔ)上設(shè)計出來。GAL采用可編程的輸出邏輯宏單元OLMC(Output Logic Macro Cell)結(jié)構(gòu),使得電路的邏輯設(shè)計更加靈活。
    發(fā)表于 02-02 12:21 ?1820次閱讀
    通用陣列邏輯(GAL)電路<b class='flag-5'>結(jié)構(gòu)設(shè)計分析</b>

    電流互感器結(jié)構(gòu)設(shè)計原理分析

    電流互感器設(shè)備由電流檢測單元和電壓檢測單元兩部分組成。前者選用羅柯夫斯基線圈作為電流傳感器,有源電子器件結(jié)束信號的數(shù)宇調(diào)制;后者選用電容分壓器作為電壓傳感器。
    的頭像 發(fā)表于 02-01 16:19 ?2016次閱讀
    電流互感器<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>原理<b class='flag-5'>分析</b>

    LLC拓?fù)?b class='flag-5'>結(jié)構(gòu)設(shè)計要點(diǎn)

    在ACDC開關(guān)電源設(shè)計過程中,當(dāng)需要實(shí)現(xiàn)高效率設(shè)計需求時,工程師往往會考慮LLC諧振半橋拓?fù)?b class='flag-5'>結(jié)構(gòu)。LLC拓?fù)?b class='flag-5'>結(jié)構(gòu)可以實(shí)現(xiàn)軟開關(guān),因此在開關(guān)電源設(shè)計尤其是在大功率的開關(guān)電源設(shè)計過程中往往具有優(yōu)勢。目前
    的頭像 發(fā)表于 01-24 10:15 ?1515次閱讀
    LLC拓?fù)?b class='flag-5'>結(jié)構(gòu)設(shè)計</b>要點(diǎn)

    常用的MOSFET驅(qū)動電路結(jié)構(gòu)設(shè)計

    常用的MOSFET驅(qū)動電路結(jié)構(gòu)如圖1所示,驅(qū)動信號經(jīng)過圖騰柱放大后,經(jīng)過一個驅(qū)動電阻Rg給MOSFET驅(qū)動。
    發(fā)表于 01-22 18:09 ?1449次閱讀
    常用的MOSFET驅(qū)動電路<b class='flag-5'>結(jié)構(gòu)設(shè)計</b>