精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何在Vivado Design Suite中完成平臺準備工作

YCqV_FPGA_EETre ? 來源:FPGA開發圈 ? 2020-09-03 09:21 ? 次閱讀

在本文中,我們將講解如何在 Vivado Design Suite 中完成平臺準備工作,以便將其用作為 Vitis 中的加速平臺。 您既可以采用已確認的成熟設計作為平臺,這樣只需稍作增強便可靈活運用于加速軟件功能,或者也可以采用僅含加速所需拓撲結構的簡單基礎平臺。重點在于,此平臺并沒有必要采用一次性設計,而應采用可有機變化的設計,這樣即可隨您的設計需求而變。

01 引言

加速軟件組件就意味著將其從 CPU 卸載至可編程邏輯中的加速 IP。Vitis 工具將負責處理在加速 IP 與 CPU 之間添加數據移動程序的操作。 但它確實需要用戶提供輸入信息。它需要了解從 SoC 和加速 IP 連接到哪個接口。它還需要了解有哪些時鐘/復位可供使用。

并且由于我們在 CPU 與加速 IP 之間發送數據塊,因此需要中斷信號。基本上就這些……好吧,其實還要向 Vitis 工具提供一些其它信息,這個我們稍后再聊。

先繼續往下看。啟動 Vivado 并創建工程。我使用的是 ZCU104 評估板。但以下步驟對于所有 Zynq UltraScale 開發板都是通用的,無論是開發板還是定制板都一樣。

02 創建硬件設計

創建塊設計 (BD)。此處名稱與用于命名平臺的名稱相同。

從 IP 目錄添加 Zynq UltraScale 處理器子系統 IP 塊。如果使用的是開發板,那么應啟用“塊自動化設置 (Block Automation)”功能。

我把默認接口更改為僅包含 LPD:

在我們的簡單平臺中,可以只創建 2 個時鐘。這些時鐘將在 Vitis 中使用。 我們可從 IP 目錄添加 Clocking Wizard:

默認情況下,復位處于高電平有效狀態,而復位源(位于 Zynq UltraScale 器件上)則處于低電平有效狀態。因此,在進行時鐘設置配置時需牢記此信息。 我添加了 3 個輸出時鐘:100Mhz、150Mhz 和 300Mhz:

并將復位極性設置為低電平有效(Active Low):

針對每個時鐘都需要提供同步復位。我們有 3 個時鐘,因此需要從 IP 目錄添加 3 個 Processor System Reset IP 核:

下一步,需要添加中斷信號。這里我們從 IP 目錄添加 AXI Interrupt Controller。用戶可以使用 IP integrator 中的“運行自動連接(Run Connection Automation)”功能來處理 AXI 連接。

使用 100Mhz 時鐘

在 AXI Interrupt Controller 中,將“中斷輸出連接(Interrupt Output Connection)”設置為“單連接 (Single)”,并將其連接到 Zynq UltraScale IP 上的 pl_ps_irq:

對于基本硬件平臺,這樣設置就可以了。 現在,我們只需設置元數據,以便通過 Platform (PFM) 屬性將硬件信息告知 Vitis 即可。

03 添加 PFM 屬性

PFM 屬性是將元數據傳遞給 Vitis 所必需的。 Vitis 會提取這些數據以判定哪些接口、時鐘和中斷信號可用于在現有平臺中添加加速部分。

平臺名稱

首先,對平臺命名:

完成命名后,您將看到一個新的“平臺 (Platform)”選項卡。其中將顯示整個設計中的所有時鐘、接口和中斷信號。 我們需要篩選可用于 Vitis 的資源。

啟用時鐘

右鍵單擊時鐘,然后單擊“啟用 (Enable)”:

針對 clk_out3 重復此操作。

時鐘屬性

選中“選項 (Options)”選項卡:

注:時鐘 ID 必須以 0 開頭并遞增,因此,請更改此處設置。我們還必須指定默認值。 此處默認值即 Vitis 中使用的默認時鐘:

設置 clk_out3 的索引

啟用接口

可采用塊設計中可用的任意接口,例如,Zynq UltraScale 器件上的接口或 AXI Interconnect 上的接口。 在此例中,我只添加 Zynq UltraScale 器件上的接口。

啟用中斷

04 工程屬性

Vitis IDE 是支持眾多不同流程(例如,數據中心、加速或嵌入式流程等)的統一工具。我們需要將此用途傳遞給 Vitis 工具。 如果要創建嵌入式設計,就需要指定該用途。在此示例中,我們將把 Vitis 用于加速。此用途必須明確指定,因為 Vitis 需要告知下游工具如何處理該平臺。 此處可看到下列屬性:

05 創建 XSA

完成以下任務以創建 XSA

?生成塊設計 ?創建 HDL 封裝 ?生成比特流 ?依次單擊“File -> Export -> Export Hardware” o 依次單擊“Expandable -> Pre Synthesis”,然后選中“Bitstream”

用戶可在此處輸入詳細信息:

至此大功告成。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • cpu
    cpu
    +關注

    關注

    68

    文章

    10829

    瀏覽量

    211194
  • 可編程邏輯
    +關注

    關注

    7

    文章

    514

    瀏覽量

    44074
  • Vivado
    +關注

    關注

    19

    文章

    808

    瀏覽量

    66349

原文標題:如何在 Vivado 中為加速平臺創建硬件工程

文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發圈】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    AMD Vivado Design Suite 2024.2全新推出

    AMD Vivado Design Suite 2024.2 全新推出,使用 AMD Versal Adaptive SoC 進行設計的重大改進。此版本為 AMD Versal 自適應 SoC
    的頭像 發表于 11-22 13:54 ?143次閱讀

    IBM發布《可持續發展準備工作狀態報告》

    近日,IBM(紐約證券交易所:IBM)首次發布《可持續發展準備工作狀態報告》(Sustainability Readiness Report)報告。結果顯示,88% 的企業高管計劃在未來 12個月
    的頭像 發表于 11-20 14:30 ?183次閱讀

    U50的AMD Vivado Design Tool flow設置

    AMD Alveo 加速卡使用有兩種流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比較常見的是 Vitis
    的頭像 發表于 11-13 10:14 ?118次閱讀
    U50的AMD <b class='flag-5'>Vivado</b> <b class='flag-5'>Design</b> Tool flow設置

    AMD Vivado Design Suite 2024.1全新推出

    AMD Vivado Design Suite 2024.1 可立即下載。最新版本支持全新 AMD MicroBlaze V 軟核處理器,并針對 QoR 和 Dynamic Function
    的頭像 發表于 09-18 09:41 ?443次閱讀

    配電室停電的準備工作和步驟

    。正確的停送電操作流程不僅可以保障人員安全,還能有效防止設備損壞,維護電網的穩定運行。 一、停電操作前的準備工作 1. 安全檢查和評估 在實施停電操作前,電工必須對配電室內的設備及電路進行全面細致的檢查。這包括檢視設
    的頭像 發表于 08-27 10:38 ?751次閱讀

    何在ModelSim添加Xilinx仿真庫

    今天給大俠帶來在FPGA設計應用何在ModelSim添加Xilinx仿真庫,話不多說,上貨。 注意:ModelSim一定要安裝在不帶空格的目錄下,即不要安裝在“Program
    發表于 07-03 18:16

    【PHYTEC AM62x開發板試用】準備工作

    、ubunt系統phyLinux init 初始化時要根據核心板和底板的型號選擇屬于自己的型號 Ubuntu系統準備工作 參照Build the BSP 下載配置相關軟件 執行指令 sudo
    發表于 07-01 16:22

    淺談Pango_Design_Suite工具的安裝

    ,開發產品推薦使用的版本。 使用PGX-Mini 4K,IDE安裝是必需的,現對安裝Pango_Design_Suite進行簡要介紹,官方SDK也有提供相應的詳細指導性文檔。 首先將下載好
    發表于 05-30 00:43

    自動點焊機啟動前還需要做哪些準備工作呢?

    在現代工業生產中,自動點焊機以其高效、精準的特性,廣泛應用于金屬焊接領域。然而,在使用自動點焊機之前,充分的準備工作是確保焊接過程順利進行和保證焊接質量的關鍵。本文將詳細探討自動點焊機啟動前的準備工作,為操作人員提供一份詳盡的指南。
    的頭像 發表于 05-16 10:11 ?316次閱讀
    自動點焊機啟動前還需要做哪些<b class='flag-5'>準備工作</b>呢?

    何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程要把具體步驟映射到相應的 DFX 非工程模式的步驟,這樣才能更好地理解整個流程的運行
    的頭像 發表于 04-17 09:28 ?768次閱讀
    如<b class='flag-5'>何在</b>AMD <b class='flag-5'>Vivado</b>? <b class='flag-5'>Design</b> Tool中用工程模式使用DFX流程?

    超高溫紅外測溫熱像儀操作前的準備工作與安全注意事項

    超高溫紅外測溫熱像儀是一種先進的非接觸式測溫設備,廣泛應用于科研、工業、醫療等領域。為了確保測量結果的準確性和操作人員的安全,操作超高溫紅外測溫熱像儀前,我們需要進行一系列準備工作并注意一些安全事項
    的頭像 發表于 04-08 17:04 ?658次閱讀
    超高溫紅外測溫熱像儀操作前的<b class='flag-5'>準備工作</b>與安全注意事項

    SPC58的HSM開發用什么環境還有什么需要的準備工作

    SPC58的HSM開發用什么環境還有什么需要的準備工作
    發表于 03-19 06:34

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺準備工作(1)

    AMD Versal AI Edge 自適應計算加速平臺準備工作,包含軟件環境、硬件環境。
    的頭像 發表于 03-07 15:49 ?756次閱讀
    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速<b class='flag-5'>平臺</b>之<b class='flag-5'>準備工作</b>(1)

    AMD Versal AI Edge自適應計算加速平臺準備工作(1)

    每個工程下面都有一個生成vivado的腳本,用于重建vivado工程,有兩種方法可以使用,一是利用批處理文件,右鍵編輯create_project.bat
    的頭像 發表于 03-06 18:10 ?918次閱讀
    AMD Versal AI Edge自適應計算加速<b class='flag-5'>平臺</b>之<b class='flag-5'>準備工作</b>(1)

    smt加工前的準備工作有哪些?

    一站式PCBA智造廠家今天為大家講講smt加工前的準備工作有哪些?SMT貼片加工制程前有哪些準備工作。在工業制造領域,SMT貼片加工是一項非常常見的技術。這種工藝可以提高電路板制造的效率,并保證電路
    的頭像 發表于 01-26 09:18 ?583次閱讀