精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

孔徑抖動對ADC信噪比的影響

h1654155282.3538 ? 來源:芯力特 ? 作者:芯力特 ? 2020-10-02 18:04 ? 次閱讀

一、什么是ADC的孔徑延遲、它對ADC性能是否造成影響?

孔徑延遲,英文釋義為Aperture delay,是由于采樣保持開關關斷需要一定時間,相當于在采樣時鐘上引入一個小延遲,使得采集的信號為實際信號的延遲版本,因此,若孔徑延遲是固定常數,則它并不產生誤差,只會在時鐘輸入或模擬輸入中起固定延遲的作用。

但若是兩個AD轉換器同步采樣應用,由于不同AD轉換器的孔徑延遲是有差異的,可能給高擺率的信號帶來誤差,那么兩個AD轉換器必須精密匹配,必須適當調整采樣時鐘相對ADC的相位,從而消除孔徑延遲不匹配問題。

二、什么是ADC的孔徑抖動,它與孔徑延遲一樣嗎?

前文我們理解了孔徑延遲,若其存在樣本間變化(即,不同的輸入信號帶來不同的孔徑延遲),則會產生電壓誤差,在開關斷開時刻,這種樣本間變化稱為孔徑抖動,英文釋義為Aperture jitter,或叫孔徑不確定性英文釋義為Aperture uncertainty,如下圖所示,從而帶來孔徑抖動誤差(Aperture jitter error),用均方根皮秒(ps rms)來衡量。

圖1 孔徑抖動

三、孔徑抖動對ADC信噪比的影響

下面僅單獨考慮孔徑抖動對ADC信噪比的影響。

假定對n位的ADC輸入頻率為f的滿幅度正弦信號,表示為下式:

V(t)=V0*sin(2πft)

由于時鐘抖動引起的SNR可以簡述為下式:

SNRj=-20log2πftj

tj表示抖動時間的均方根。

可見,SNR隨輸入信號的頻率減小,但與輸入信號的幅度無關,可以簡單計算一下,一個輸入信號頻率為f=24M的ADC,它的抖動時間造成SNR降低情況如下:

tj=0.5ps,SNRj=82.45dB

tj=1ps,SNRj=76.43dB

tj=3.48ps,SNRj=65.6dB

tj=5ps,SNRj=62.45dB

可以發現,SNR隨孔徑抖動時間增加下降很快,可知其帶來的影響非常嚴重,尤其是在高速ADC應用中,其帶來的信噪比衰減更快。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • adc
    adc
    +關注

    關注

    98

    文章

    6430

    瀏覽量

    544080
  • 信噪比
    +關注

    關注

    3

    文章

    253

    瀏覽量

    28591
收藏 人收藏

    評論

    相關推薦

    時域時鐘抖動分析(上)

    本系列文章共有三部分,第 1 部分重點介紹如何準確地估算某個時鐘源的抖動,以及如何將其與 ADC孔徑抖動組合。在第 2 部分中,該組合 抖動
    發表于 05-07 11:37 ?2945次閱讀
    時域時鐘<b class='flag-5'>抖動</b>分析(上)

    詳解ADC信噪比公式

    其中N是ADC的位數,比如對于一個10bit的ADC,N=10,當ADC采集一個滿量程的正弦波時,那么信噪比SNR=6.02*10+1.76=61.96dB,那么這個公式是怎么來的呢?
    發表于 09-07 14:07 ?8492次閱讀

    ADC重要的信噪比公式是怎么來的?

    ▼關注公眾號:工程師看海▼ ??大家好,我是工程師看海,原創文章歡迎 點贊分享 ! 做過數據采集或者模擬電路的同學很可能知道下面這個關于ADC信噪比的著名公式: 其中N是ADC的位數,比如對于一個
    的頭像 發表于 10-30 11:45 ?1048次閱讀
    <b class='flag-5'>ADC</b>重要的<b class='flag-5'>信噪比</b>公式是怎么來的?

    如何評估ADC信噪比和有效位數

    adc信噪比模擬與射頻
    小魚教你模數電
    發布于 :2021年11月11日 19:17:12

    怎么將相位噪聲轉換為抖動

    信噪比=低ADC孔徑抖動嗎?在設計中,為了避免降低ADC的性能,工程師一般會采用抖動極低的采樣
    發表于 08-13 06:27

    如何準確地估算某個時鐘源的抖動

    如何推導ADC的SNR?如何準確地估算某個時鐘源的抖動?如何將其與ADC孔徑抖動組合?
    發表于 05-13 06:17

    高速ADC的低抖動時鐘設計

    本文主要討論采樣時鐘抖動ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設計。
    發表于 11-27 11:24 ?15次下載

    比較ADC孔徑延遲

    在通信設計和數據采集等一些應用中,比較多路模數轉換器(ADC)之間的孔徑
    發表于 03-24 13:17 ?2703次閱讀
    比較<b class='flag-5'>ADC</b>的<b class='flag-5'>孔徑</b>延遲

    高速ADC抖動產生SNR問題解析

      您在使用一個高速模數轉換器 (ADC) 時,總是期望性能能夠達到產品說明書載明的信噪比 (SNR) 值,這是很正常的事情。您在測試 ADC 的 SNR 時,您可能會連接一個低抖動
    發表于 12-25 09:46 ?3049次閱讀
    高速<b class='flag-5'>ADC</b><b class='flag-5'>抖動</b>產生SNR問題解析

    將振蕩器相位噪聲轉換為時間抖動

    為實現高信噪比(SNR),ADC孔徑抖動必須很低(參見參考文獻1、2和3)。目前可提供孔徑抖動
    發表于 11-17 15:10 ?28次下載
    將振蕩器相位噪聲轉換為時間<b class='flag-5'>抖動</b>

    高速ADC在低抖動采樣時鐘電路設計中的應用

    本文主要討論采樣時鐘抖動ADC 信噪比性能的影響以及低抖動采樣時鐘電路的設計。 ADC 是現代數字解調器和軟件無線電接收機中連接模擬信號
    發表于 11-27 14:59 ?17次下載
    高速<b class='flag-5'>ADC</b>在低<b class='flag-5'>抖動</b>采樣時鐘電路設計中的應用

    MT-007: 孔徑時間、孔徑抖動孔徑延遲時間——正本清源

    MT-007: 孔徑時間、孔徑抖動、孔徑延遲時間——正本清源
    發表于 03-21 03:54 ?10次下載
    MT-007: <b class='flag-5'>孔徑</b>時間、<b class='flag-5'>孔徑</b><b class='flag-5'>抖動</b>、<b class='flag-5'>孔徑</b>延遲時間——正本清源

    如何去正確理解采樣時鐘抖動(Jitter)對ADC信噪比SNR的影響

    前言 :本文我們介紹下ADC采樣時鐘的抖動(Jitter)參數對ADC采樣的影響,主要介紹以下內容: 時鐘抖動的構成 時鐘抖動
    的頭像 發表于 04-07 16:43 ?8623次閱讀
    如何去正確理解采樣時鐘<b class='flag-5'>抖動</b>(Jitter)對<b class='flag-5'>ADC</b><b class='flag-5'>信噪比</b>SNR的影響

    淺談ADC過采樣提高信噪比

    一般來說,我們可以提高ADC采樣位數來提高ADC信噪比,但是往往意味著ADC的成本可能也會更高。有沒有不提高位數,同樣優化信噪比的方法呢?
    的頭像 發表于 03-07 08:56 ?7006次閱讀
    淺談<b class='flag-5'>ADC</b>過采樣提高<b class='flag-5'>信噪比</b>

    孔徑時間、孔徑抖動、孔徑延遲時間介紹

    電子發燒友網站提供《孔徑時間、孔徑抖動孔徑延遲時間介紹.pdf》資料免費下載
    發表于 11-27 11:40 ?0次下載
    <b class='flag-5'>孔徑</b>時間、<b class='flag-5'>孔徑</b><b class='flag-5'>抖動</b>、<b class='flag-5'>孔徑</b>延遲時間介紹