Xilinx的SoC在業界應用非常廣泛。對應的開發工具SDK也很成熟。在SDK里,每一個baremetal工程,對應一個BSP工程,它包含一些Xilinx提供的公共模塊,比如硬件的驅動、freertos、LWIP等。在BSP工程的右鍵菜單中,選擇BSP setting,可以配置BSP工程包含的的公共模塊。
在Xilinx為異構計算打造的全新開發工具Vitis里,BSP被包含在Platform工程里。雙擊Platform工程里里的platform.spr,等界面初始化完成后,點擊右邊的“Modify BSP Settings”, 也可以配置BSP工程包含的的公共模塊。點擊“Reset BSP Source”, 可以生成BSP代碼。
配置BSP工程的的公共模塊的界面如下:
打開應用程序工程的prj文件,在右側的"Navigate BSP settings", 也可以進入配置BSP的界面。
bsp的源代碼,在Platform工程里的處理器子目錄下的standalone_domain/bsp的目錄里。比如,r5-0的lwip的代碼目錄是psv_cortexr5_0/standalone_domain/bsp/psv_cortexr5_0/libsrc/lwip211_v1_1/src/lwip-2.1.1/src。
編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
相關推薦
【RA-Eco-RA0E1-32PIN-V1.0開發板試用】使用 RASC 建立 Keil 工程、燒錄測試
使用瑞薩官網提供的 RASC 即智能配置工具軟件,生成 Keil 工程,方便用戶進行引腳
發表于 11-09 12:52
以下是LoRa模塊的安裝與配置指南: 一、安裝步驟 硬件連接 : 將LoRa模塊與主機(如PC或其他具有UART接口的設備)連接起來。通常,LoRa模塊會配備相應的接口和連接線,確保正
發表于 10-31 17:37
?1070次閱讀
1、硬件配置zynq7000 zedboard
2、下載git,回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運行thread-zynq7000.elf
4、采用u-boot tftp下載到板子th
發表于 09-27 09:26
1、硬件配置zynq7000 zedboard
2、下載git,回退到支持zynq7000 的bsp包
3、采用xilinx sdk工具可以運行thread-zynq7000.elf
4、采用u-boot tftp下載到板子th
發表于 09-13 07:06
IPv4或IPv6地址組成。在具有可用區域的地方,我們可將其創建區域冗余模式,也可讓其和特定的可用區域相關聯。一旦創建了公共IP地址前綴,就能夠進一步創建公共IP地址。 公共 IP 地址前綴如何進行網絡資源
發表于 08-21 14:57
?292次閱讀
復制了一份F412 Nucleo 的bsp工程, 然后在RT Studio中導入,
導入失敗
發表于 07-12 12:12
WiFi模塊網絡如何配置?WiFi模塊網絡配置基本設置如下: ? ? ? ?1、網絡配置與AT命令 ? ? ? ?請求串口或其他交互接口輸入
發表于 05-31 10:32
?600次閱讀
激活 BT/BLE 雙模式配置文件時,我可以使用相同的 Mac 地址(公共地址)嗎?
有風險嗎?
發表于 05-31 08:08
你好
我想通過 CYUSB3014 配置 xilinx FPGA,如何下載 CYUSB3014 的 FPGA 配置實用程序工具?
謝謝。
發表于 05-22 07:31
請問哪位朋友知道,怎么在IAR中,在一個工程里面配置不同的文件包含關系。
如在A工程中,有兩種配制,一種編譯a.c,另一種編譯b.c。
發表于 04-23 07:54
電子發燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
發表于 04-01 09:58
?0次下載
電子發燒友網站提供《適用于 Xilinx? MPSoC 和 FPGA 的可配置多軌PMU TPS650864數據表.pdf》資料免費下載
發表于 03-06 17:07
?0次下載
Multiboot是一種在AMD Xilinx 7系列FPGA上實現雙鏡像(或多鏡像)切換的方案。它允許在FPGA中加載兩個不同的配置鏡像,并在需要時切換。
發表于 02-25 10:54
?1192次閱讀
我們正在使用 CYB06445LQI-S3D42 設備。
從默認時鐘配置開始效果很好。
當我們嘗試根據電路板設計配置系統時鐘(我們有 ECO)時,BSP 無法初始化時鐘。
這些是配置
發表于 01-19 06:12
Xilinx Vivado工具的配置約束隱藏得比較深,如圖1所示,在進入配置頁面前,首先需要點擊PROGRAM AND DEBUG->Generate Bitstream執行工程的全編
發表于 12-02 12:19
?779次閱讀
評論