精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado 如何調用ROM IP核

454398 ? 來源:CSDN博主 ? 作者:TimeAmber ? 2020-11-20 15:01 ? 次閱讀

.coe格式的數據文件簡介

在Vivado中,對rom進行初始化的文件是.coe文件.它的格式如下:

memory_initialization_radix=10;
memory_initialization_vector =
65534,
65533,
...,
60211;

其中,memory_initialization_radix=10; 表示文件存儲數據的進制,10即為10進制,memory_initialization_vector是數據向量,等號后面的數字就是數據向量,使用逗號隔開數據,分毫表示結束。

小結:
① .coe文件的前兩行的開頭格式是固定的,不能改變的
② 所存儲的數據數量與大小是與設計rom的位寬和深度相對應的

使用matlab生成.coe文件

以下面的程序為例,演示了生成位寬為16bit,深度為1024的rom生成初始化文件:

width=16;   %rom的位寬
depth=1024; %rom的深度
x=linspace(0,2*pi,depth);  %在一個周期內產生1024個采樣點
y_cos=cos(x);   %生成余弦數據
y_cos=round(y_cos*(2^(width-1)-1))+2^(width-1)-1;  %將余弦數據全部轉換為整數

fid=fopen('C:/Users/Administrator/Desktop/cos_coe.coe','w');  %創建.coe文件
fprintf(fid,'%d,/n',y_cos);  %向.coe文件中寫入數據
fclose(fid);  %關閉.coe文件

注意,windows中換行符可能是/r/n

再編輯.coe文件,推薦使用notepad++打開,并:

① 在前兩行添加:

memory_initialization_radix=10;
memory_initialization_vector =

② 將最后一行的逗號改為分號.

Vivado中ROM IP核的使用

① 在project manager選擇IP Catalog:

② 找到Block Memory Generator,并雙擊:

③ 在下面的界面中進行ROM的設置,在Other Options欄中設置剛剛設置好的.coe文件的位置,推薦將該文件放在工程目錄下面。并點擊OK,即可完成ROM的設置,成功會的結果如下所示:

④ 完成上面的操作之后可以在工程文件中調用該ROM IP核,調用的方式是在IP Source中打開所生成的ROM IP核,再打開*.v文件,如下圖所示:

復制該文件中的調用語句:

module rom_data_i(clka, addra, douta)
/* synthesis syn_black_box black_box_pad_pin="clka,addra[16:0],douta[15:0]" */;
  input clka;
  input [16:0]addra;
  output [15:0]douta;
endmodule

模仿該格式就可以調用IP核。

編輯:hfy


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • ROM
    ROM
    +關注

    關注

    4

    文章

    562

    瀏覽量

    85679
  • 存儲數據
    +關注

    關注

    0

    文章

    85

    瀏覽量

    14092
  • Vivado
    +關注

    關注

    19

    文章

    808

    瀏覽量

    66347
收藏 人收藏

    評論

    相關推薦

    vivado導入舊版本的項目,IP核心被鎖。

    vivado導入其他版本的項目的時候,IP被鎖,無法解開,請問該如何解決。 使用軟件:vivado 2019.2 導入項目使用版本:vivado
    發表于 11-08 21:29

    Vivado中FFT IP的使用教程

    本文介紹了Vidado中FFT IP的使用,具體內容為:調用IP>>配置界面介紹>>IP
    的頭像 發表于 11-06 09:51 ?401次閱讀
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驛電子 ALINX 推出全新 IP 產品線,覆蓋 TCP/UDP/NVMe AXI IP

    在創新加速的浪潮中,為更好地響應客戶群需求, 芯驛電子 ALINX 推出全新 IP 產品線 ,致力于為高性能數據傳輸和復雜計算需求提供 高帶寬、低延遲 的解決方案。發布的第一批 IP
    的頭像 發表于 10-30 17:39 ?255次閱讀
     芯驛電子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>產品線,覆蓋 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    芯驛電子ALINX推出全新IP產品線

    在創新加速的浪潮中,為更好地響應客戶群需求,芯驛電子 ALINX 推出全新 IP 產品線,致力于為高性能數據傳輸和復雜計算需求提供高帶寬、低延遲的解決方案。發布的第一批 IP 包括
    的頭像 發表于 10-30 11:53 ?188次閱讀
    芯驛電子ALINX推出全新<b class='flag-5'>IP</b><b class='flag-5'>核</b>產品線

    Xilinx DDS IP的使用和參數配置

    用RAM實現一個DDS,從原理上來說很簡單,在實際使用的時候,可能沒有直接使用官方提供的IP來的方便。這個博客就記錄一下,最近使用到的這個DDS IP
    的頭像 發表于 10-25 16:54 ?437次閱讀
    Xilinx DDS <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用和參數配置

    如何申請xilinx IP的license

    在使用FPGA的時候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發表于 10-25 16:48 ?218次閱讀
    如何申請xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    FPGA的IP使用技巧

    FPGA的IP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP是指用硬
    發表于 05-27 16:13

    關于FPGA IP

    對于深入學習使用FPGA的小伙伴們,特別是一些復雜的、大規模的設計應用,適宜的IP核對開發能起到事半功倍的作用。IP的概念與我們sdk里庫的概念相似。IP即電路功能模塊,用戶可以直接
    發表于 04-29 21:01

    Vivado 使用Simulink設計FIR濾波器

    領域都有著廣泛的應用。 Vivado自帶的FIR濾波器IP已經很好用,這里借FIR濾波器的設計,介紹Simulink圖形設計編程方法。Simulink可以使設計更直觀,使硬件資源得到更為高效的利用
    發表于 04-17 17:29

    利用ISE與Matlab創建并仿真FPGA設計中的ROM IP

    一般都是先創建MIF文件,將圖像中的像素信息用一個ROM儲存起來,然后調用ROM里面的地址進行處理,相當于制作了一個ROM查找表。
    發表于 04-16 11:49 ?487次閱讀
    利用ISE與Matlab創建并仿真FPGA設計中的<b class='flag-5'>ROM</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>

    如何禁止vivado自動生成 bufg

    操作: 打開Vivado工程,并進入項目導航器窗口。 選擇下方的"IP"選項卡,展開"Clocking"選項。在這
    的頭像 發表于 01-05 14:31 ?2001次閱讀

    AD9683的引腳如何與zynq 7015芯片中的JESD204 ip端口對應相連?

    目前,我在設計中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP接收A/D轉換器AD9683轉換完成后的數據。但是JESD204 IP的端口很多,我不知道應該如何將
    發表于 12-15 07:14

    FPGA實現基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數學類的IP,數字信號處理使用的IP
    的頭像 發表于 12-05 15:05 ?1575次閱讀

    AMD Versal系列CIPS IP建立示例工程

    接著上一篇“AMD Versal系列CIPS IP介紹”文章來進一步講解如何來建立CIPS IP核示例工程。
    的頭像 發表于 12-05 13:34 ?632次閱讀
    AMD Versal系列CIPS <b class='flag-5'>IP</b><b class='flag-5'>核</b>建立示例工程

    怎樣單獨使用modelsim仿真xilinx呢?

    直接在modelsim軟件內執行.do文件進行仿真,不通過vivado調用modelsim,vivado僅用于生成IP。
    的頭像 發表于 12-04 18:26 ?1357次閱讀
    怎樣單獨使用modelsim仿真xilinx呢?