精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Pentek 開展的FPGA設計,縮短設計周期同時最小化風險

電子設計 ? 來源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次閱讀

作者:Robert Sgandurra,Pnetek公司產品總監

當面對一個項目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強大,處理的任務范圍也越來越廣,縮短設計周期并且最小化風險變得前所未有的重要。

Pentek公司作為一家商用現貨(COTS)FPGA的數據處理和采集產品制造商,通常是FPGA技術與最終用戶應用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨特位置,其最終共同目標是解決他們的最終需求。 Pentek已經學到了很多關于如何縮短設計周期和最小化客戶風險的知識。 以下是Pentek及其客戶發現的有價值的一系列策略。

利用FPGA設計工具

Pentek公司推出的每一款基于FPGA的產品交付時都附帶一整套功能包,作為IP來進行安裝。盡管這些產品可以直接用來實現數據采集和處理的解決方案,但是大多數用戶都會安裝自己自定義的IP來進行特定應用的處理。Pentek公司推出的FPGA設計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產用的IP以及一些通用功能的IP庫,用戶在搭建自己設計時可以用到。這些IP集成模塊可以輕松的導入Xilinx Vivado設計工具,所有IP都支持AXI4協議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設計,不用再去學習新的工具或者了解IP設計定義,從而節省了項目啟動時間。

圖1:利用Xilinx和Pentek向導模塊組合開展的FPGA設計

使用廠家提供的IP功能

雖然每個用戶的設計都是不同的,但是所需的許多功能都是相似的,每一款硬件產品所提供的IP不僅支持硬件特性,比如A/D轉換板卡的數據采集或者D/A轉換板卡的波形發生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產品支持以下功能庫:
? 數據采集用于抓取和傳輸A/D數據
? 波形生成,將數據傳輸給D/A或者讀取存儲在內存中的波形數據
? 用于雷達測試應用的雷達啁啾聲和信號發生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速數據流設計

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經過測試的IP加速了產品開發并且降低了風險。

簡化從開發到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統,包括了Zynq UltraScale+ RFSoC所需的所有電路設計

圖2:Model 6001 QuartzXM RFSoC模塊化系統

這個設計背后的想法很簡單:解決模塊電路設計和PCB方面面臨的最大挑戰,并且保證Zynq UltraScale+ RFSoC最佳的模擬和數字性能。當這款模塊設計完成并且經過驗證,Pentek公司可以擴展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標準的形式提供這種設計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標準形式應用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣機械和散熱設計指導,讓客戶能夠為QuartzXM設計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經過驗證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設計。此外它還提供了一套標準的、低成本的、易于操作的原型開發流程,用戶可以根據自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發模塊共用戶選擇。開發好應用程序IP和軟件之后,在需要時可以通過設計定制的載板將解決方案部署到系統中,因為這兩個系統的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發移植到部署系統中,所以這些設計技術都大大降低了風險,縮短了開發時間。

提供工程師對工程師的支持方式,確保產品的成功

即使提供最好的產品文檔也抵不上工程師對工程師的對話交流,這對于設計的整個周期可以最小化風險同時節省時間。Pentek公司推出的所有產品都提供免費的終身技術支持服務,如果出現問題客戶可以隨時聯系到Pentek公司的工程師。

設計周期時間和降低風險是整個項目過程中非常真實重要的一部分,盡管風險永遠是開發創新過程中固有的一部分,Pentek公司的態度是認為降低風險縮短設計周期與為客戶提供最高性能和創新產品是同等重要的事情。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21665

    瀏覽量

    601828
  • Xilinx
    +關注

    關注

    71

    文章

    2163

    瀏覽量

    121008
  • 波形發生器
    +關注

    關注

    3

    文章

    288

    瀏覽量

    31355
收藏 人收藏

    評論

    相關推薦

    萊迪思FPGA器件生命周期

    電子產品的生命周期通常超過20年。這一事實使產品壽命成為FPGA器件選擇的重要標準。任何公司都不希望因為FPGA即將停產而匆忙進行最后一次采購或重新設計電路板。為過時的器件尋找合適的供應商是一項復雜的工作,尤其是在原
    的頭像 發表于 09-30 10:17 ?339次閱讀
    萊迪思<b class='flag-5'>FPGA</b>器件生命<b class='flag-5'>周期</b>

    最小化啟動期間的輸出紋波

    電子發燒友網站提供《最小化啟動期間的輸出紋波.pdf》資料免費下載
    發表于 08-26 11:44 ?0次下載
    <b class='flag-5'>最小化</b>啟動期間的輸出紋波

    分享一本書 《從零開始設計 FPGA 最小系統》

    *附件:從零開始設計FPGA最小系統.pdf 以下為內容片段摘要:詳細內容在PDF里 FPGA 最小系統的概念 FPGA
    發表于 07-26 07:24

    【《軟件開發珠璣》閱讀體驗】居安思危之風險

    風險可能會增強或減少項目組合的總體價值,及商業目標的實現。 積極風險是機會,機會可以帶來諸多收益,例如時間縮短、成本下降、績效改進、市場份額增加或聲譽提升等。 消極風險是威脅,威脅可
    發表于 07-09 12:48

    STM32單片機最小化系統設計原理

    STM32最小系統,就是能讓STM32單片機能夠正常工作所必須擁有的組成部分的集合,也是STM32單片機正常運行的必要環境。
    發表于 04-23 14:54 ?2622次閱讀
    STM32單片機<b class='flag-5'>最小化</b>系統設計原理

    危機四伏,2024如何開展網絡安全風險分析

    你是否考慮過,企業網絡上所用到的每臺設備,小到電腦、平板、電話、路由器,大到打印機、服務器,都可能潛藏網絡安全風險,威脅企業的信息安全和業務?部門企業的業務開展所賴以支撐的物聯網設備或者電子郵件,則
    的頭像 發表于 04-19 08:04 ?916次閱讀
    危機四伏,2024如何<b class='flag-5'>開展</b>網絡安全<b class='flag-5'>風險</b>分析

    關于窗口最小化的實現

    我想實現一個按鈕然后窗口最小化,為什么一運行就直接最小化了呢
    發表于 04-16 10:56

    Arm推出汽車增強處理器及虛擬平臺,縮短人工智能汽車開發周期

    近日,全球領先的半導體和基礎設施軟件設計公司Arm控股有限公司(納斯達克股票代碼:ARM,簡稱“Arm”)與合作伙伴共同推出了最新的Arm汽車增強(AE)處理器和虛擬平臺。這一創新解決方案旨在讓汽車行業在開發初期即可應用,有望大幅縮短多達兩年的開發周期,從而加速產品的上市
    的頭像 發表于 03-28 10:46 ?513次閱讀

    用于最小化個人計算機開關電源的外部組件系統TPS3510 TPS3511數據表

    電子發燒友網站提供《用于最小化個人計算機開關電源的外部組件系統TPS3510 TPS3511數據表.pdf》資料免費下載
    發表于 03-13 14:29 ?1次下載
    用于<b class='flag-5'>最小化</b>個人計算機開關電源的外部組件系統TPS3510 TPS3511數據表

    嵌入式開發中引起串擾的原因是什么?

    電路布線常會有串擾的風險,最后簡單說明幾個減小串擾的方法,常見增大走線間距、使兩導體的有串擾風險的區域最小化、相鄰層走線時傳輸線互相彼此垂直、降低板材介電常數(確保阻抗控制)、內層布線(減小遠程串擾)... 等。
    發表于 03-07 09:30 ?1804次閱讀
    嵌入式開發中引起串擾的原因是什么?

    如何通過PCB接地設計實現環路面積最小化

    對于低頻磁場屏蔽采用高磁導率材料的選擇非常重要,磁導率會隨外界磁場強度的變化而變。當外加磁場強度較低時,磁導率會隨磁場強度的增加而升高,而當外加的磁場強度超過某限值時,磁導率就會急劇下降,此時磁導材料發生了磁飽和,也意味著該材料同時失去了磁屏蔽性能。
    發表于 02-28 11:43 ?2884次閱讀
    如何通過PCB接地設計實現環路面積<b class='flag-5'>最小化</b>

    FPGA最小系統是怎樣的

    請問FPGA最小系統是怎樣的?
    發表于 02-22 09:58

    自動構建環境在FPGA設計中的應用

    為了加快實現 FPGA 構建環境的自動(如用于持續集成 (CI)),并確保在開發與生命周期后期階段完整重現設計結果,Missing Link Electronics 團隊已整合出一套腳本。
    發表于 02-20 11:05 ?375次閱讀
    自動<b class='flag-5'>化</b>構建環境在<b class='flag-5'>FPGA</b>設計中的應用

    英偉達大幅縮短AI GPU交付周期

    根據瑞銀分析師最近提供給投資者的備忘錄,英偉達已經顯著縮短了其AI GPU的交付周期。這一周期已經從去年年底的8-11個月迅速縮短至目前的3-4個月。這一變化引發了市場的廣泛關注,分析
    的頭像 發表于 02-18 17:31 ?813次閱讀

    如何最小化毛刺尺寸?如何控制毛刺方向?

    如何最小化毛刺尺寸?如何控制毛刺方向? 為了得到高質量的產品或工藝品,我們通常需要把毛刺的尺寸最小化,并控制其方向。毛刺會影響制品的外觀質量、功能性能以及使用壽命。本文將介紹毛刺的形成原因、影響因素
    的頭像 發表于 12-07 14:24 ?729次閱讀