在Xilinx提供的很多ip如VDMA ,OSD,Mixer,TPG等等,在使用前都需要進(jìn)行配置,配置接口往往是AXI-Lite接口,正常情況下我們一般自己編寫配置邏輯或者通過MB/ZYNQ等對(duì)IP進(jìn)行配置,如果在我們使用到XDMA的同時(shí)也使用到需要AXI-Lite配置的ip的話,那么有一種新的方法可以對(duì)這類型IP進(jìn)行配置。首先說說XDMA,XDMA是Xilinx封裝好的PCIE DMA傳輸IP,可以很方便的把PCIE總線上的數(shù)據(jù)傳輸事務(wù)映射到AXI總線上面,實(shí)現(xiàn)上位機(jī)直接對(duì)AXI總線進(jìn)行讀寫而對(duì)PCIE本身TLP的組包和解包無感。在提供DMA通道的同時(shí),XDMA也提供PCIE到AXI-lite master的映射,即我們可以通過上位機(jī)發(fā)起PCIE通信事務(wù),通過XDMA之后,轉(zhuǎn)化為AXI-Lite總線的操作,原理上的話兩者的本質(zhì)是一樣的,因?yàn)闊o論是PCIE總線還是AXI總線,本質(zhì)都是對(duì)某個(gè)地址的數(shù)據(jù)操作。
在使用該功能時(shí),需要我們在IP中啟用該功能,如下圖所示。
在啟用該功能之后,XDMA IP會(huì)出現(xiàn)M_AXI_LITE總線接口,該接口在官方的example design中是接到一個(gè)bram,在我們用于需要AXI-Lite配置的IP時(shí),我們可以通過一個(gè)AXI Interconnect或者smart connect,然后就可以對(duì)不同的IP進(jìn)行配置,當(dāng)然不僅限于VDMA。
后續(xù)計(jì)劃把XDMA的使用寫成博客,也對(duì)之前對(duì)XDMA的學(xué)習(xí)和使用進(jìn)行一個(gè)總結(jié)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
本小節(jié)通過使用XPS中的定制IP向?qū)?ipwiz),為已經(jīng)存在的ARM PS 系統(tǒng)添加用戶自定IP(Custom IP ),了解AXI
發(fā)表于 12-23 15:39
?1.2w次閱讀
到寫數(shù)據(jù)通道中。當(dāng)主機(jī)發(fā)送最后一個(gè)數(shù)據(jù)時(shí),WLAST信號(hào)就變?yōu)楦摺.?dāng)設(shè)備接收完所有數(shù)據(jù)之后他將一個(gè)寫響應(yīng)發(fā)送回主機(jī)來表明寫事務(wù)完成。 PS與PL內(nèi)部通信(用戶自定義IP)先要自定義一個(gè)AXI-Lite
發(fā)表于 01-08 15:44
我使用VDMA,AXI互連器和DDR3進(jìn)行了設(shè)計(jì),以實(shí)現(xiàn)視頻幀緩沖。我遇到了一個(gè)問題,即在完成第一幀之后,VDMA卡在第二幀的開頭。我通過AXI
發(fā)表于 03-14 15:28
嗨,我將通過測試驗(yàn)證這一點(diǎn),但我對(duì)AXI-Lite外設(shè)“寄存器寫入”如何出現(xiàn)在AXI-Lite總線上有疑問。AXI標(biāo)準(zhǔn)表明數(shù)據(jù)和地址可以非常相互獨(dú)立地出現(xiàn),從靈活性的角度來看這是很好的
發(fā)表于 04-12 13:45
嗨,我開始使用Vivado了。我正在嘗試配置從Dram讀取數(shù)據(jù)的自定義IP,處理它們?nèi)缓髮⒔Y(jié)果發(fā)送到Bram控制器。我想過使用AXI主接口制作自定義IP。但是,我不知道將
發(fā)表于 05-14 06:41
嗨,我在Vivado 2016.3模塊設(shè)計(jì)中集成了PCIe DMA BAR0 AXI Lite接口和AXI IIC IP。在DMA
發(fā)表于 05-14 09:09
嗨,我正在使用AXI-PCIe橋接IP與我的邏輯進(jìn)行通信。我的poroject要求有128K內(nèi)存。我不知道如何配置AXI BAR地址來擴(kuò)展內(nèi)
發(fā)表于 06-19 10:14
,AXI VDMA與處理器等其他設(shè)備通過AXI Interconnect互聯(lián)。系統(tǒng)處理器通過AXI4-l
發(fā)表于 12-23 17:48
AXI Interconnect互聯(lián)。系統(tǒng)處理器通過AXI4-lite接口訪問VDMA內(nèi)部寄存器,向其寫入配置信息,然后根據(jù)
發(fā)表于 10-14 15:23
本小節(jié)通過使用XPS中的定制IP向?qū)?ipwiz),為已經(jīng)存在的ARM PS 系統(tǒng)添加用戶自定IP(Custom IP ),了解AXI
發(fā)表于 02-10 20:37
?5743次閱讀
在ZYNQ中,支持AXI-Lite,AXI4和AXI-Stream三種總線,但PS與PL之間的接口卻只支持前兩種,AXI-Stream只能在PL中實(shí)現(xiàn),不能直接和PS相連,必須
發(fā)表于 09-24 09:50
?5219次閱讀
本文主要介紹關(guān)于AXI4-Stream Video 協(xié)議和AXI_VDMA的IP核相關(guān)內(nèi)容。為后文完成使用帶有HDMI接口的顯示器構(gòu)建圖像視頻顯示的測試工程做準(zhǔn)備。
發(fā)表于 07-03 16:11
?8207次閱讀
如果 STRIDE 等于 HSIZE,那么 AXI VDMA IP 會(huì)在沒有任何跳轉(zhuǎn)的情況下讀取幀緩存。但是,由于輸入大小大于輸出大小,我們需要在地址之間跳轉(zhuǎn)以便能夠正確地對(duì)齊下一行的開頭。
發(fā)表于 02-15 11:25
?1141次閱讀
在 Vivado 中自定義 AXI4-Lite 接口的 IP,實(shí)現(xiàn)一個(gè)簡單的 LED 控制功能,并將其掛載到 AXI Interconnect 總線互聯(lián)結(jié)構(gòu)上,通過 ZYNQ 主機(jī)控制
發(fā)表于 06-25 16:31
?3229次閱讀
以AXI4為例,有AXI full/lite/stream之分。 在Xilinx系列FPGA及其有關(guān)IP核中,經(jīng)常見到AXI總線接口,
發(fā)表于 10-31 15:37
?1093次閱讀
評(píng)論