在當今幾乎所有使用的度量標準中，設計師都將噪聲視為對其設計最大的關注和危害之一。噪聲對電子電路（包括電源）的不利影響已得到充分記錄，因此值得您高枕無憂。那么，為什么噪聲會困擾整個設計呢？最初引起關注的是噪聲本身的不可預測性。通常，噪聲可能來自外部源或內部源。甚至噪聲的來源也會帶來更多的問題。

在外部噪聲源的情況下，從技術上講它是無法控制的源。這意味著設計師將需要勤奮和有創造力，以抵消這些影響。對于內部源，雖然可能更易于控制，但結果仍然與外部源相同。這些不利影響包括對功能，性能，準確性甚至一致性的不利影響。在某些情況下，它可以防止設備在從原型階段到最終產品的任何地方都達到期望的設計目標，甚至無法完成故障。

減輕電源噪聲的重要性

盡管可能會產生大量噪聲，但是此參數的總體效果是不利的。此處的共識是在電路級別而不是在電源級別解決噪聲問題。但是，這只能解決一半的問題，并且很有可能忽略了減輕噪聲需求的更關鍵的方面。進行此評估的原因是因為我們基于電源正常運行的能力來構建電路，甚至是系統的基礎。

此外，如果電源的輸出軌上存在噪聲，則整個系統的設計功能將受到阻礙。在大多數情況下，電源噪聲造成的問題既不一致又斷斷續續。就像您想象的那樣，這會加劇故障排除，準確診斷和消除問題的能力。

在電源級別解決噪聲至關重要的另一個原因是，實際上每個設備都包含一個電源。因此，無論您采用何種設計，它都極有可能會使用電源，因此容易受到噪聲問題的影響。

電子設計中的EMI機制

噪聲或干擾是電子功能的禍根，而EMI（電磁干擾）在該列表中居首位。以下是產生EMI的主要機制：

導電耦合是由物理耦合路徑（例如電纜或電線）創建的直接接觸。這也可能通過走線或金屬外殼在PCB上發生。

輻射耦合是通過在空氣中或真空中輻射而產生的。請記住，PCB上的每條走線都是預期的天線，因此是可能的耦合路徑。

當兩個相鄰導體之間（例如，在電容器中）（即，兩個電位差除以分配空間的極板）之間出現可變電場時，就會發生電容耦合。

當兩個等效導體之間存在可變磁場時，就會發生感應耦合。發生的結果產生寄生感應電壓。

注意：通常，電容耦合主要在高壓應用中，而電感耦合則主要在大電流應用中。

如何降低電源噪聲

在簡化視圖中，我們將電源噪聲定義為不希望的周期性紋波和尖峰與來自內部或外部源的隨機噪聲合并而成的組合。此外，線路調節的設計將控制輸入參考紋波的數量。該概念可與電源抑制比（PSSR）相提并論，后者是線性穩壓器允許傳遞到輸出的輸入信號量。總的來說，它不僅是控制芯片的功能，而是電路整體的功能。

通常，有三種解決電源噪聲和減輕紋波的方法。

篩選

我們可以利用濾波器來消除電源中的噪聲，類似于濾波器可以消除信號中的噪聲。您還可以將輸出電容器視為濾波過程的一部分，因為它們的反應與電源電路的輸出阻抗相反。總而言之，輸出電容的增加可降低噪聲。

注意：請記住，電容器同時具有ESR（等效串聯電阻）和ESL（等效串聯電感）。使用具有較低ESR和ESL的電容器將導致較低的噪聲。但請記住，某些電源會利用ESR來提供誤差信號以進行反饋。因此，如果將其大幅降低（即通過將電解電容器與陶瓷電容器交換），則會導致電源不穩定。

通過傳遞

繞過電源設計中的控制芯片將有助于降低噪聲。盡管避開由電源供電的芯片將不會導致電源噪聲的減少。但是，它將減少芯片的電源引腳。

注意：如果繞過電源電路中的芯片，請通過將電容器放置在電源引腳附近并使用陶瓷電容器來利用標準準則。如果可能，請使用表面貼裝電容器，因為它們的ESL和ESR較低。請記住，實際大小很重要，它與價值一起將決定有效性。

后監管

在電源輸出上增加第二個低噪聲調節器將減輕噪聲。這種方法的成本效益較差，這可能會阻礙其使用。在大多數情況下，此方法的實現會結合使用低壓差（LDO）線性穩壓器。總之，它可以將任何輸出紋波減小至少一個數量級或更多。將LC或RC濾波器與LDO結合使用可進一步降低噪聲。

電源噪聲是電子領域所有設計人員不可否認的關注點。它影響設計各個方面的能力使得減輕它的需求對于整個設計的成功至關重要。外部噪聲源的不可預測性以及內部威脅使降低噪聲成為每個設計師或工程師的首要目標。

電腦電源。

減少電源中的噪聲并成功進行電路設計，取決于擁有正確的PCB設計工具集。無論您是使用單面板還是多層設計，都需要正確的PCB布局和設計軟件集
編輯：hfy