之前看有位朋友總結的它們接口的不同，那我就總結一下全面的異同吧，希望可以幫到大家！SDRAM在嵌入式乃至整個PC行業的地位毋庸置疑，雖然它比SRAM操作復雜，從某種程度上說又有著隨機地址存取時性能下降的缺陷（甚至于DDR/DDR2又有著不支持單一地址訪問的限制，分別至少2/4個地址同時訪問）。但是，速度是王道，容量也是它的優勢，這些特點是其它任何易失存儲器無法媲美的，也是它存在的唯一理由（不好意思，說得有點絕對了~-~）。

SDRAM從SDR到DDR再到DDR2一路走來，又都產生了什么樣的變化，又都在哪些方面進行了改進，帶來了速度性能的進一步提升呢？帶著這個疑問搜索了一些資料，也分別找來SDR/DDR/DDR2芯片的datasheet細細比對，也許用這篇文比較也無法完全說明白他們的迥異，但是至少特權同學希望通過這篇文章能夠讓大家對他們之間的區別有一個大概的認識，尤其一樣對SDR SDRAM有過深入了解的網友，相信通過比較，對今后快速上手DDR/DDR2的操作就如抬腿再上一個臺階一樣輕便。

這篇文章不談具體的細節，只重點談差異，DDR SDRAM的結構框圖，這重點要來說為何DDR SDRAM雖然操作的時鐘頻率和SDR SDRAM一樣，卻能夠在數據吞吐量上達到后者的兩倍。也許你會不以為然，沒錯，DDR就是double data rata，不就是在SDR時鐘單沿讀寫的基礎上變成了DDR的時鐘雙沿讀寫嘛，速度這不就一下翻番了。很對，但是再往深入去，你思考過嗎？難道DDR內部尋址時數據也是雙沿讀寫么？非也DDR SDRAM外部的數據總線接口位寬，一般是8位或者16位。而它左邊那個紅圈里“X16/X32”則表示內部2-bit prefetch和實際存儲單元間的位寬。那么從這里可以發現，實際上，DDR內部有著和SDR類似的結構，只不過在接口的output buffer與實際存儲單元間多了一個2-bit prefetch。而這個2-bit prefetch與output buffer之間是X8/X16傳輸，但是它與存儲單元之間卻是X16/X32傳輸。你可以這樣設想，在每次時鐘的上升沿，2-bit prefetch存儲著外部接口兩次讀寫（即兩個地址）的數據，而output buffer卻是每個時鐘的上升沿和下降沿都會讀取一次數據（對應一個地址）。

理解了DDR的數據吞吐量提升的實質原因，在回頭看看SDR的結構。如下面說接口的差異，左側的DDR接口，右側的SDR接口一般SDR接口有時鐘信號CLK、控制信號CKE/CSn/RASn/CASn/WEn/DQM、地址總線AB（包括Block地址）、數據總線DB。而一比對DDR，在SDR的基礎上多了什么？CKn（暫且認為CK對應前面的CLK，但實際使用中還是有所不同的）和DQS。

SDR的數據、地址乃至控制信號的鎖存都有賴于唯一的時鐘信號CLK，而DDR的數據總線DB的鎖存時鐘則是DQS，地址和控制信號的鎖存時鐘為CK/CKn，CK/CKn是一對差分輸入的時鐘信號。DQS鎖存數據作為SDRAM的寫入時鐘時，由外部器件產生，并且和數據是中央對齊的；而作為SDRAM的讀時鐘時，是由SDRAM產生，并且和數據是沿對齊的。

再比較它們的電氣特性，只說一點，SDR是3.3V器件，DDR是2.5V器件。

比較完DDR和SDR，再來說DDR2。找了幾份DDR2的datasheet，都沒有看到它的功能框圖，但是從一些資料的描述中說道DDR2不同于DDR主要在于從2-bit prefetch提升到4-bit prefetch。那么從前面圖1的敘述中我們不難推斷從DDR到DDR2的性能再獲提升的原因，和SDR到DDR有著異曲同工之妙。DDR2的讀寫方式和DDR基本一致，都是采用時鐘雙沿進行讀寫，DDR2的讀寫時序如圖5所示。另外，也許SDRAM的時鐘CLK可以差不多，但是DDR2的DQS速度可以達到DDR的兩倍，這也就是它們的DQ/DQS操作時序一樣的情況下，數據吞吐量卻倍增的原因。

比對DDR與DDR2的接口，其實DDR2就多了一個DQSn，即DQS/DQSn為一對差分數據時鐘，用差分時鐘還是單獨信號作為時鐘是可以通過初始化寄存器時進行設置的。

最后還是比較電氣特性，DDR2已經降到了1.8V，若要最大限度的提升速度，降低電壓勢在必行。

除了上面一些的比較，還有封裝也是有講究的，SDR/DDR還是以TSSOP為主，到DDR2就不得不全部改頭換面升級為FBGA了，這其中不僅有體積的考慮，更多的是速度的需要和散熱的要求。

這些不同點可能只是表象，真正的差別其實還是需要工程師們在具體操作過程中去比較和總結。