精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

射頻板疊層結構及布線要求

Torex產品資訊 ? 來源:RFID世界網 ? 2020-09-27 10:33 ? 次閱讀

01

射頻板疊層結構

RF PCB單板的疊層結構除了要考慮射頻信號線的阻抗以外,還需要考慮散熱、電流、器件、EMC、結構和趨膚效應等問題,通常我們在多層印制板分層及堆疊中遵徇以下一些基本原則: A) RF PCB的每層都大面積鋪地,沒有電源平面,RF布線層的上下相鄰兩層都應該是地平面。 即使是數模混合板,數字部分可以存在電源平面,但是 RF 區仍然要滿足每層都大面積鋪地的要求。
B) 對RF雙面板來說,頂層為信號層,底層為地平面。 四層RF單板,頂層為信號層,第二層和第四層為地平面,第三層走電源、控制線。特殊情況在第三層可以走一些RF 信號線。更多層的RF單板,以此類推。 C) 對于RF背板來說,上下兩表面層都是地面,為了減小過孔及連接器的引起的阻抗不連續性,第二、三、四、五層走數字信號。 而其它靠底面的帶狀線層都是 底面 信號層。同樣,RF 信號層上下相鄰兩層該是地面,每層都應該大面積鋪地。
D) 對于大功率、大電流的射頻板應該將RF 主鏈路放置到頂層并且用較寬的微帶線連接。 這樣有利于散熱和減小能量損耗,減少導線腐蝕誤差。
E) 數字部分的電源平面應靠近接地平面,并且安排在接地平面之下。 這樣可以利用兩金屬平板間的電容作電源的平滑電容,同時接地平面還對電源平面上分布的輻射電流起到屏蔽作用。 具體疊層方法和平面分割要求可以參照EDA 設計部頒布的《20050818 印刷電路板設計規范——EMC 要求》,以網上標準為準。

02

射頻板布線要求

2.1 轉角

射頻信號走線如果走直角,拐角處的有效線寬會增大,阻抗不連續而引起反射。故要對轉角進行處理,主要為切角和圓角兩種方法。 (1) 切角適用于比較小的彎角,切角的適用頻率可達10GHz。

(2) 圓弧角的半徑應足夠大,一般來說,要保證:R>3W。

2.2 微帶線布線

PCB頂層走射頻信號,射頻信號下面的平面層必須是完整的接地平面,形成微帶線結構。要保證微帶線的結構完整性,有以下要求: (1) 微帶線兩邊的邊緣離下方地平面邊緣至少要有3W 寬度。且在3W 范圍內,不得有非接地的過孔。
(2) 微帶線至屏蔽壁距離應保持為2W 以上。(注:W 為線寬)。
(3) 同層內非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。 地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示微帶襯底介質的厚度。
(4) 禁止 RF 信號走線跨第二層的地平面縫隙。

2.3 帶狀線布線

射頻信號有時要從PCB的中間層穿過,常見的為從第三層走,第二層和第四層必須是完整的接地平面,即偏心帶狀線結構。應保證帶狀線的結構完整性須要求:
(1) 帶狀線兩邊的邊緣離上下地平面邊緣至少3W寬度,且在3W范圍內,不得有非接地的過孔。
(2) 禁止RF帶狀線跨上下層的地平面縫隙。
(3) 同層內帶狀線要做包地銅皮處理并在地銅皮上加地過孔,孔間距小于λ/20,均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。 建議包地銅皮邊緣離帶狀線邊緣大于等于1.5W的寬度或者3H的寬度,H 表示帶狀線上下介質層總厚度。
(4) 如果帶狀線要傳輸大功率信號,為了避免50歐姆線寬過細,通常要將帶狀線區域的上下兩個參考平面的銅皮做挖空處理,挖空寬度為帶狀線的總介質厚度的5倍以上,如果線寬仍然達不到要求,則再將上下相鄰的第二層參考面挖空。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 連接器
    +關注

    關注

    98

    文章

    14326

    瀏覽量

    136173
  • 布線
    +關注

    關注

    9

    文章

    766

    瀏覽量

    84294
  • 射頻板
    +關注

    關注

    0

    文章

    5

    瀏覽量

    6654

原文標題:細數射頻板疊層結構以及布線要求

文章出處:【微信號:gh_454737165c13,微信公眾號:Torex產品資訊】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    HDI的結構設計

    在現代電子制造領域,高密度互連(HDI)技術已成為推動電子產品向更小型化、更高性能發展的關鍵因素。HDI技術的核心在于其獨特的構設計,這不僅極大地提升了電路的空間利用率,還顯著增強了電氣性能和信號完整性。
    的頭像 發表于 10-28 14:18 ?218次閱讀
    HDI的<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結構</b>設計

    如何根據貼片電感參數進行選型

    如何根據貼片電感參數進行選型 gujing 編輯:谷景電子 對于大部分電子設備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到電路的性能和穩定性。即使我們已經在多篇文章中
    的頭像 發表于 10-18 19:14 ?142次閱讀

    一文詳解九PCB結構

    PCB電路是一種多層電路,具有復雜的結構和高性能特點。今天捷多邦就與大家一起拆解九
    的頭像 發表于 07-26 14:49 ?530次閱讀

    一文讓你了解PCB六布局

    是電路設計中的重要環節,這種結構可以有效地減少信號串擾和電磁干擾,提高電路的性能,也直接影響到電路
    的頭像 發表于 07-23 11:36 ?1224次閱讀

    PCB多層為什么都是偶數?奇數不行嗎?

    因素: PCB設計為偶數的原因 1. 生產工藝: SMT貼片工廠通常使用雙面覆銅的核心板材,這意味著電路的導電平面通常保存在雙面覆銅的芯
    的頭像 發表于 07-03 09:36 ?473次閱讀

    ROGERS高頻阻抗設計要求有哪些?

    為何4 ROGERS高頻阻抗設計需要用到如下圖? 正常4在壓合的時候是使用2/3
    的頭像 發表于 05-24 18:33 ?1900次閱讀
    ROGERS高頻<b class='flag-5'>板</b>阻抗設計<b class='flag-5'>要求</b>有哪些?

    谷景揭秘貼片電感精度是不是越高越好

    個重要參數。那么,對于貼片電感來說,精度等級是不是越高越好呢?今天我們就來大致討論一下這個話題。 我們在做貼片電感選型的時候,都會考慮精度等級的
    的頭像 發表于 05-15 15:48 ?293次閱讀

    鈣鈦礦電池:Topcon與HJT底電池性能對比研究

    異質結電池結構相比Topcon 電池本身更適合: 因為鈣礦電池與異質結電池進行,異質結電池表面本身就是 TCO,異質結電池的產線無需
    發表于 03-27 10:42 ?1598次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對比研究

    PCB結構與阻抗計算筆記分享

    1.PCB結構與阻抗計算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環氧基樹脂),Core的上下表面之間填充的是固態
    的頭像 發表于 01-25 17:15 ?1.1w次閱讀
    PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結構</b>與阻抗計算筆記分享

    PCB設計優化ESD性能設計

    良好的PCB設計能夠為高速信號回流提供完整的路徑,縮小信號環路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB設計可以降低參考地平面寄生電感,減小靜電放電時高頻電流流過地
    發表于 01-19 10:00 ?562次閱讀
    PCB<b class='flag-5'>疊</b><b class='flag-5'>層</b>設計優化ESD性能設計

    PCB設計示例詳解

    對于兩來說,由于板層數量少,已經不存在的問題。控制EMI輻射主要從布線和布局來考慮;單層
    發表于 01-03 15:06 ?342次閱讀

    各種結構的PCB圖內部架構設計

    今天畫了幾張多層PCB電路內部結構圖,用立體圖形展示各種結構的PCB圖內部架構。
    發表于 01-02 10:10 ?833次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結構</b>的PCB圖內部架構設計

    DDR電路的與阻抗設計!

    在8通孔設計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    發表于 12-25 13:48

    DDR電路的與阻抗設計

    在8通孔設計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    發表于 12-25 13:46

    PCB多層為什么都是偶數

    ,電鍍等多個步驟。 為什么多層都是偶數呢? 1. 靈活布線: PCB多層的設計目標之一是提供更多的布線資源,使得電路在更小的面積內能夠
    的頭像 發表于 12-07 09:59 ?942次閱讀