精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

簡述PCB疊層設計

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 15:09 ? 次閱讀

總的來說疊層設計主要要遵從兩個規矩:

1. 每個走線層都必須有一個鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到十層板的疊層:

一、單面 PCB 板和雙面 PCB 板的疊層

對于兩層板來說,由于板層數量少,已經不存在疊層的問題。控制 EMI 輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現象的主要原因就是因是信號回路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關鍵信號的回路面積。

關鍵信號:從電磁兼容的角度考慮,關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于 10KHz 的低頻模擬設計中:

1 在同一層的電源走線以輻射狀走線,并最小化線的長度總和;


2 走電源、地線時,相互靠近;在關鍵信號線邊上布一條地線,這條地線應盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。


3 如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層

推薦疊層方式:


1. SIG-GND(PWR)-PWR (GND)-SIG;


2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設計,潛在的問題是對于傳統的 1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應用于板上芯片較多的情況。這種方案可得到較好的 SI 性能,對于 EMI 性能來說并不是很好,主要要通過走線及其他細節來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現 20H 規則。


對于第二種方案,通常應用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案 PCB 的外層均為地層,中間兩層均為信號 / 電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內層信號輻射。從 EMI 控制的角度看, 這是現有的最佳 4 層 PCB 結構。主要注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現串擾;適當控制板面積,體現 20H 規則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅之間應盡可能地互連在一起,以確保 DC 和低頻的連接性。

三、六層板的疊層

一、 對于芯片密度較大、時鐘頻率較高的設計應考慮 6 層板的設計

推薦疊層方式:


1.SIG-GND-SIG-PWR-GND-SIG;

對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;

對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI 性能要比第一種方案好。

小結:對于六層板的方案,電源層與地層之間的間距應盡量減小,以獲得好的電源、地耦合。但 62mil 的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設計時,遵循 20H 規則和鏡像層 規則設計

四、八層板的疊層

八層板通常使用下面三種疊層方式

A:由于差的電磁吸收能力和大的電源阻抗導致這種不是一種好的疊層方式。它的結構如下:


1.Signal 1 元件面、微帶走線層


2.Signal 2 內部微帶走線層,較好的走線層(X 方向)


3.Ground


4.Signal 3 帶狀線走線層,較好的走線層(Y 方向)


5.Signal 4 帶狀線走線層


6.Power


7.Signal 5 內部微帶走線層


8.Signal 6 微帶走線層

B:是第三種疊層方式的變種,由于增加了參考層,具有較好的 EMI 性能,各信號層的特性阻抗可以很好的控制

1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構成優秀的電磁吸收


5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Power 地層,具有較大的電源阻抗


8.Signal 4 微帶走線層,好的走線層

C:最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構成優秀的電磁吸收


5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Ground 地層,較好的電磁波吸收能力


8.Signal 4 微帶走線層,好的走線層

對于如何選擇設計用幾層板和用什么方式的疊層,要根據板上信號網絡的數量,器件密度,PIN 密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網絡的數量越多,器件密度越大,PIN 密度越大,信號的頻率越高的設計應盡量采用多層板設計。為得到好的 EMI 性能最好保證每個信號層都 有自己的參考層。

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4318

    文章

    23022

    瀏覽量

    396424
收藏 人收藏

    評論

    相關推薦

    如何根據貼片電感參數進行選型

    如何根據貼片電感參數進行選型 gujing 編輯:谷景電子 對于大部分電子設備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到電路的性能和穩定性。即使我們已經在多篇文章中
    的頭像 發表于 10-18 19:14 ?152次閱讀

    一文讓你了解PCB板布局

    PCB板的結構通常采用對稱結構,即 TOP 和 BOTTOM 為信號
    的頭像 發表于 07-23 11:36 ?1252次閱讀

    PCB多層板為什么都是偶數?奇數不行嗎?

    一站式PCBA智造廠家今天為大家講講pcb設計為偶數的原因有哪些?PCB
    的頭像 發表于 07-03 09:36 ?480次閱讀

    谷景揭秘貼片電感精度是不是越高越好

    谷景揭秘貼片電感精度是不是越高越好 編輯:谷景電子 貼片電感 是電子電路中非常重要的一種電感元件,它是通過磁環上繞制線圈來實現電感的作用。大家都知道的是,在電感線圈的精度等級是
    的頭像 發表于 05-15 15:48 ?294次閱讀

    什么是PCBPCB設計原則

    對于信號,通常每個信號都與內電直接相鄰,與其他信號有有效的隔離,以減小串擾。在設計過程中,可以考慮多層參考地平面,以增強電磁吸收能力。
    的頭像 發表于 04-10 16:02 ?2312次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計原則

    pcb助焊的作用及含義是什么

    一站式PCBA智造廠家今天為大家講講PCB助焊是什么意思? pcb助焊的作用。PCB助焊
    的頭像 發表于 03-29 10:00 ?528次閱讀
    <b class='flag-5'>pcb</b>助焊<b class='flag-5'>層</b>的作用及含義是什么

    鈣鈦礦電池:Topcon與HJT底電池性能對比研究

    異質結電池結構相比Topcon 電池本身更適合: 因為鈣礦電池與異質結電池進行,異質結電池表面本身就是 TCO,異質結電池的產線無需做更改。
    發表于 03-27 10:42 ?1605次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對比研究

    PCB結構與阻抗計算筆記分享

    1.PCB結構與阻抗計算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環氧基樹脂),Core的上下表面之間填充的是固態
    的頭像 發表于 01-25 17:15 ?1.1w次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結構與阻抗計算筆記分享

    PCB設計優化ESD性能設計

    良好的PCB設計能夠為高速信號回流提供完整的路徑,縮小信號環路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB
    發表于 01-19 10:00 ?564次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計優化ESD性能設計

    PCB設計示例詳解

    對于兩板來說,由于板層數量少,已經不存在的問題。控制EMI輻射主要從布線和布局來考慮;單層板和雙層板的電磁兼容問題越來越突出。造成這種現象的主要原因就是因信號回路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界干擾敏感
    發表于 01-03 15:06 ?343次閱讀

    4以上的PCB設計,如何選取合適的方案?

    如果主元件面設計在BOTTOM或關鍵信號線在BOTTOM的話,則第三需排在一個完整地平面。在厚設置時,地平面層和電源平面層之間的芯板厚度同樣不宜過厚。
    發表于 01-03 15:04 ?880次閱讀

    各種結構的PCB圖內部架構設計

    今天畫了幾張多層PCB電路板內部結構圖,用立體圖形展示各種結構的PCB圖內部架構。
    發表于 01-02 10:10 ?845次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結構的<b class='flag-5'>PCB</b>圖內部架構設計

    DDR電路的與阻抗設計!

    在8通孔板設計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發表于 12-25 13:48

    DDR電路的與阻抗設計

    在8通孔板設計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發表于 12-25 13:46

    鈣鈦礦電池知識整理匯總

    可分為鈣鈦礦/PERC、鈣鈦礦/TOPCon、鈣鈦礦/HJT、鈣鈦礦/CIGS與全鈣鈦礦電池等。鈣鈦礦晶硅電池是現階段晶硅電池的升級之選,其中鈣鈦礦/HJT電池或為更優解;而全鈣鈦礦電池無需晶硅材料,能實現有效降本,未來隨著量產技術逐漸成熟,全鈣鈦礦
    的頭像 發表于 11-30 17:31 ?1789次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池知識整理匯總