讓我們來看看等長對我們信號質(zhì)量的影響。
眾所周知,SERDES信號都是由差分傳輸?shù)模簿褪钦f,兩根信號線同時傳輸兩個大小相等,方向相反的信號,接收端接收到的信號由兩線相減得來。當(dāng)兩根線完全等長的時候,我們看到的波形應(yīng)該是這樣子的:
兩次經(jīng)過零軸的時間差為5ns,剛好是信號的一個UI。
當(dāng)兩線不等長的時候,我們看到的波形是這個樣子的:
上升沿明顯變緩有木有。再將兩個對比看看:
圖中,藍色的是N與P不等長的信號,可以看到,當(dāng)兩線不等長的時候,差分信號的能量明顯變?nèi)趿?,那多的能量去哪里了呢?/p>
差分對之中除了差模能量之外還有共模能量,差模是N與P之間相減,共模是N與P之間相加。能量總是守恒的,多的能量變成了共模能量繼續(xù)存在,圖片:
如果兩線的長度相差再大一些,我們接收端接收到的信號將會變成這樣:
可以看到,兩次經(jīng)過零軸的時間由之前的5ns變成了4.8ns?;蛘哒f,N與P的長度差,引起了0.04UI的抖動。這時候,串行的Clock recovery該花點心思才能將其時鐘解出來了。而且在進行時鐘與數(shù)據(jù)對位的時候,是對在0V這個階梯的左邊還是對在右邊呢?這又會引起時序問題的出現(xiàn)。
編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
我們俗稱的 PCB 信號等長處理。等長的目標(biāo)是為了滿足同組信號的時序匹配要求。 2、等長范圍應(yīng)嚴(yán)
發(fā)表于 07-27 07:40
?3492次閱讀
等長是PCB設(shè)計的時候經(jīng)常遇到的問題。存儲芯片總線要等長,差分信號要等長。什么時候需要做等長,等長
發(fā)表于 12-01 11:00
高速先生原創(chuàng)文 | 劉為霞關(guān)于DDR的設(shè)計,經(jīng)歷過無數(shù)項目歷練的攻城獅們,肯定是很得心應(yīng)手的。對于信號質(zhì)量方面的改善,相信大家應(yīng)該已經(jīng)有自己的獨門技巧了。同組同層,容性負載補償,加上拉電阻等等,總有
發(fā)表于 06-20 09:06
本帖最后由 山文豐 于 2020-7-14 14:32 編輯
1、為什么要等長,等長的重要性。在 PCB 設(shè)計中,等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往有
發(fā)表于 07-14 14:30
為了使二個SDRAM的時鐘線等長,設(shè)置等長的方法有很多,在這里我們只為了二條時鐘線等長來學(xué)習(xí)如何通過設(shè)置約束規(guī)則然后通
發(fā)表于 06-21 11:57
?1519次閱讀
allegro_差分線等長設(shè)置,有需要的下來看看
發(fā)表于 02-22 16:15
?62次下載
鑒于倍頻等長信號具有重要研究價值,而其現(xiàn)有頻率估計方法存在嚴(yán)重不足,提出一種新型加權(quán)融合算法。首先,根據(jù)倍頻等長信號間頻率的倍數(shù)生成倍頻修正矩陣,對倍頻等長信號頻譜進行同頻化處理,使之達到同頻
發(fā)表于 03-05 11:48
?49次下載
有了單線的自動等長,那就肯定不會放過板上隨處可見的差分了,看大招——Auto-interactive Phase Tune?,F(xiàn)在板子的速率越來越高,板上的差分線也就跟著越來越多,對內(nèi)等長的工作量自然就加大了。但是自從
發(fā)表于 10-19 15:33
?2.8w次閱讀
上述并行總線等長布線的概念。但因為這些串行信號都采用差分信號,為了保證差分信號的信號質(zhì)量,對差分
發(fā)表于 11-29 15:34
?5283次閱讀
但是我們做設(shè)計時有時發(fā)現(xiàn)DDR器件等長沒有做,其成品也可正常運行,并沒產(chǎn)生影響,原因一般是系統(tǒng)軟件對此信號做了延時處理,軟件上做了時序控制。對于帶狀線來說,每1ps延時對應(yīng)的走線長度是6mil左右,所以一般
發(fā)表于 03-19 17:30
?1.1w次閱讀
等長走線的目的就是為了盡可能的減少所有相關(guān)信號在 PCB 上的傳輸延遲的差異。至于 USB/SATA/PCIE 等串行信號,并沒有上述并行總線的時鐘概念,其時鐘是隱含在串行數(shù)據(jù)中的。數(shù)據(jù)發(fā)送方將時鐘
發(fā)表于 04-26 15:27
?1.1w次閱讀
在PCB設(shè)計中,等長走線主要是針對一些高速的并行總線來講的。 由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDRSDRAM)甚至4次,而隨著芯片運行頻率的提高
發(fā)表于 10-24 09:29
?9524次閱讀
關(guān)于DDR的設(shè)計,經(jīng)歷過無數(shù)項目歷練的攻城獅們,肯定是很得心應(yīng)手的。對于信號質(zhì)量方面的改善,相信大家應(yīng)該已經(jīng)有自己的獨門技巧了。同組同層,容性負載補償,加上拉電阻等等,總有一款適合你的DDR。但是
發(fā)表于 03-26 11:57
?2512次閱讀
在 PCB 設(shè)計中,等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個時鐘采樣,每個時鐘周期可能要采樣兩次(DDR SDRAM)甚至 4 次,而隨著芯片運行
發(fā)表于 11-22 11:54
?1.9w次閱讀
在高速PCB中,為實現(xiàn)差分信號等長,且差分對每條線阻抗連續(xù),有時候我們需要對單差分對做特殊調(diào)整。 對它的繞線進行補償,但是這種補償,需要依據(jù)仿真分析結(jié)果對差分對進行調(diào)整,仿真結(jié)果提供給PCB設(shè)計師做
發(fā)表于 03-06 16:44
?1872次閱讀
評論