突然有一天，公司接了個加急制板項目，讓我來做可制造性檢查和分析。

在檢查阻抗設計時，看到客戶的PCB內層有這樣的一個設計，差分線的旁邊做了部分浮銅包地。

阻抗線中間的包地銅皮比較細，形成了空接線，在加工時容易產生細銅偏移扭曲，導致地網絡與阻抗線短路。

空接線為什么會產生短路，具體原因詳見高速先生往期文章《小問題大不良，細節不注意全局出問題》。

我經過實際的測量，發現銅皮與走線的間距為6mil.，然后我打開了鉆孔文件，發現在差分線周圍的銅皮上設計有回流地孔，并且成對角分布。

拋開生產的不良影響，單從SI的角度去考慮，這個設計對信號影響比較大，制板的最終結果要和客戶的設計差之千里。

我和客戶提了修改建議，但是客戶還是想堅持自己。

于是我們SI的亮亮童鞋專門從仿真的角度，做了一個3D建模，來分析這個差異。

如下圖3D模型，走線與浮銅間距6mil（兩個孔分布在兩端）

仿真結果：

有浮銅包地和無浮銅包地阻抗比對（有浮銅包地比沒有浮銅包地降低了2.7歐姆）

有浮銅包地和無浮銅包地插損比對（有浮銅比沒有浮銅在2Ghz左右存在諧振。）

有浮銅包地和無浮銅包地回損比對（有浮銅比沒有浮銅增加了7dB左右。）

結論：

此類鋪銅方式，對于基頻大于400Mhz（5倍頻）的信號來說存在風險。

優化建議：

第一優先：如果銅皮不是必要的（共面阻抗或者隔離防護），建議刪除。

第二優先：如果一定需要銅皮，最重要的是間距，銅皮和走線的間距決定耦合強度，耦合強度將決定有多少返回電流通過銅皮回流，并且盡量將阻抗線周圍包地完整，不要出現包地不連續的情況。

如果差分線與銅皮有足夠多的間距，那么它的周圍是否有沒有銅皮包地，銅皮上打沒有打孔，對阻抗都不會有大的影響。所以優化銅皮和走線間距是最有效的手段。

第三優先：如果間距也不能改，銅皮上的孔就是影響信號的重要因素，即建議在銅皮上均勻加孔，至少是在銅皮兩端加孔，如果只有一個孔，將會是最差的結果，比不加孔的差異更大。只打一個地孔（在特定情況下）與不加地孔的差異差不多。

我將最終的結論發給客戶，在詳細的仿真結果面前，客戶愉快的接受了我們的建議，把PCB做了修改，板子很快投到了產線去。

編輯：hfy