精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為什么要進行PCB疊層

lPCU_elecfans ? 來源:電子發(fā)燒友網(wǎng) ? 作者:電子發(fā)燒友網(wǎng) ? 2020-11-03 10:33 ? 次閱讀

如今,電子產(chǎn)品日益緊湊的趨勢要求多層印刷電路板的三維設(shè)計。但是,層堆疊提出了與此設(shè)計觀點相關(guān)的新問題。其中一個問題就是為項目獲取高質(zhì)量的疊層構(gòu)建。

隨著生產(chǎn)越來越多的由多層組成的復雜印刷電路,PCB的堆疊在變得尤為重要。

良好的PCB疊層設(shè)計對于減少PCB回路和相關(guān)電路的輻射至關(guān)重要。相反,不良的堆積可能會顯著增加輻射,從安全角度來看這是有害的。

什么是PCB疊層?

在最終布局設(shè)計完成之前,PCB疊層將PCB的絕緣體和銅分層放置。開發(fā)有效的堆疊是一個復雜的過程。PCB在物理設(shè)備之間連接電源信號,而電路板材料的正確分層直接影響其功能。

為什么要進行PCB疊層?

開發(fā)PCB疊層對于設(shè)計高效電路板至關(guān)重要。PCB疊層具有許多好處,因為多層結(jié)構(gòu)可以提高能量分配能力、防止電磁干擾、限制交叉干擾并支持高速信號傳輸。

盡管堆疊的主要目的是通過多層將多個電子電路放置在一塊板上,但PCB堆疊的結(jié)構(gòu)也提供了其他重要優(yōu)勢。這些措施包括最大程度地降低電路板對外部噪聲的脆弱性,并減少高速系統(tǒng)的串擾和阻抗問題。

良好的PCB疊層也可以幫助確保較低的最終生產(chǎn)成本。通過最大化效率并改善整個項目的電磁兼容性,PCB疊層可以有效節(jié)省的時間和資金。

圖源:pixabay

PCB疊層設(shè)計注意事項和規(guī)則

● 層數(shù)

簡單的堆疊可能包括四層PCB,而更復雜的板則需要專業(yè)的順序?qū)訅骸1M管更為復雜,但更高的層數(shù)允許設(shè)計人員有更多的布置空間,而不會增加遇到不可能的解決方案的風險。

通常,需要八層或更多層才能獲得最佳的層布置和間隔以最大化功能。在多層板上使用質(zhì)量平面和電源平面還可以減少輻射。

● 層排列

構(gòu)成電路的銅層和絕緣層的布置構(gòu)成了PCB重疊操作。防止PCB翹曲需在布置各層時,使板的橫截面對稱且平衡。例如,在八層板中,第二層和第七層厚度應相似以實現(xiàn)最佳平衡。

信號層應始終與平面相鄰,而電源平面和質(zhì)量平面則嚴格耦合在一起。最好使用多個接地層,因為它們通常可以減少輻射并降低接地阻抗。

● 圖層材質(zhì)類型

每個基板的熱、機械和電特性以及它們?nèi)绾蜗嗷プ饔脤x擇PCB疊層材料選擇至關(guān)重要。

電路板通常由堅固的玻璃纖維基板芯組成,可提供PCB的厚度和剛性。某些柔性PCB可能由柔性高溫塑料制成。

表面層是附著在板上的由銅箔制成的薄箔。在雙面PCB的兩面都存在銅,銅的厚度根據(jù)PCB疊層的層數(shù)而變化。

在銅箔的頂部覆蓋一層阻焊層,以使銅線跡與其他金屬接觸。這種材料對于幫助用戶避免焊接跳線的正確位置至關(guān)重要。

在阻焊層上施加絲網(wǎng)印刷層,以添加符號,數(shù)字和字母,以便于組裝,并使人們可以更好地理解電路板。

● 確定布線和通孔

設(shè)計人員應該在層之間的中間層上布線高速信號。這允許接地平面提供屏蔽,該屏蔽包含從軌道高速發(fā)射的輻射。

信號電平靠近平面電平的放置使返回電流可以在相鄰平面上流動,從而將返回路徑電感降至最低。相鄰電源和接地層之間沒有足夠的電容,無法使用標準構(gòu)造技術(shù)提供500 MHz以下的去耦。

● 層之間的間距

由于電容減小,因此信號和電流返回平面之間的緊密耦合至關(guān)重要。電源和接地層也應緊密耦合在一起。

信號層即使位于相鄰平面中也應始終彼此靠近。層之間的緊密耦合和間隔對于不間斷的信號和整體功能至關(guān)重要。

總結(jié)

PCB疊層技術(shù)存在許多不同的多層PCB板設(shè)計。當涉及多層時,必須結(jié)合考慮內(nèi)部結(jié)構(gòu)和表面布局的三維方法。隨著現(xiàn)代電路的高運行速度,必須進行仔細的PCB疊層設(shè)計以提高分配能力并限制干擾。設(shè)計不良的PCB可能會降低信號傳輸、可生產(chǎn)性、功率傳輸和長期可靠性。

責任編輯:xj

原文標題:PCB疊層設(shè)計的介紹與應用

文章出處:【微信公眾號:電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4317

    文章

    23003

    瀏覽量

    396236
  • 基板
    +關(guān)注

    關(guān)注

    2

    文章

    266

    瀏覽量

    22967
  • 疊層
    +關(guān)注

    關(guān)注

    0

    文章

    28

    瀏覽量

    9828

原文標題:PCB疊層設(shè)計的介紹與應用

文章出處:【微信號:elecfans,微信公眾號:電子發(fā)燒友網(wǎng)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    如何根據(jù)貼片電感參數(shù)進行選型

    如何根據(jù)貼片電感參數(shù)進行選型 gujing 編輯:谷景電子 對于大部分電子設(shè)備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到
    的頭像 發(fā)表于 10-18 19:14 ?138次閱讀

    一文讓你了解PCB板布局

    PCB板的結(jié)構(gòu)通常采用對稱結(jié)構(gòu),即 TOP 和 BOTTOM 為信號
    的頭像 發(fā)表于 07-23 11:36 ?1215次閱讀

    PCB多層板為什么都是偶數(shù)?奇數(shù)不行嗎?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計為偶數(shù)的原因有哪些?PCB
    的頭像 發(fā)表于 07-03 09:36 ?469次閱讀

    什么是PCBPCB設(shè)計原則

    對于信號,通常每個信號都與內(nèi)電直接相鄰,與其他信號有有效的隔離,以減小串擾。在設(shè)計過程中,可以考慮多層參考地平面,以增強電磁吸收能力。
    的頭像 發(fā)表于 04-10 16:02 ?2295次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計原則

    鈣鈦礦電池:Topcon與HJT底電池性能對比研究

    異質(zhì)結(jié)電池結(jié)構(gòu)相比Topcon 電池本身更適合: 因為鈣礦電池與異質(zhì)結(jié)電池進行,異質(zhì)結(jié)電池表面本身就是 TCO,異質(zhì)結(jié)電池的產(chǎn)線無需
    發(fā)表于 03-27 10:42 ?1596次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池:Topcon與HJT底電池性能對比研究

    畫好PCB,先學好信號完整性!

    )的邊緣速率輻射 4 設(shè)計解決方案 信號和電源完整性問題會間歇出現(xiàn),很難進行判別。所以最好的方法,就是在設(shè)計過程中找到問題根源,將之清除,而不是在后期階段試圖解決,延誤生產(chǎn)。 通過規(guī)劃工具,能更容易地在
    發(fā)表于 02-19 08:57

    PCB結(jié)構(gòu)與阻抗計算筆記分享

    1.PCB結(jié)構(gòu)與阻抗計算1.1.Core和PPPCB由Core和Prepreg(半固化片)組成。Core是覆銅板(通常是FR4—玻璃纖維&環(huán)氧基樹脂),Core的上下表面之間填充的是固態(tài)
    的頭像 發(fā)表于 01-25 17:15 ?1.1w次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)與阻抗計算筆記分享

    PCB設(shè)計優(yōu)化ESD性能設(shè)計

    良好的PCB設(shè)計能夠為高速信號回流提供完整的路徑,縮小信號環(huán)路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?558次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計優(yōu)化ESD性能設(shè)計

    PCB設(shè)計詳解

    單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因是信號回路面積過大,不僅產(chǎn)生了較強的電磁輻射,而且使電路對外界干擾敏感。改善線路的電磁兼容性,簡單的方法是減小關(guān)鍵信號的回路面積。
    發(fā)表于 01-04 15:28 ?978次閱讀

    PCB設(shè)計示例詳解

    對于兩板來說,由于板層數(shù)量少,已經(jīng)不存在的問題。控制EMI輻射主要從布線和布局來考慮;單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因信號回路面積過大,不僅產(chǎn)生了較強的電磁輻射,而且使電路對外界干擾敏感
    發(fā)表于 01-03 15:06 ?341次閱讀

    4以上的PCB設(shè)計,如何選取合適的方案?

    如果主元件面設(shè)計在BOTTOM或關(guān)鍵信號線在BOTTOM的話,則第三需排在一個完整地平面。在厚設(shè)置時,地平面層和電源平面層之間的芯板厚度同樣不宜過厚。
    發(fā)表于 01-03 15:04 ?875次閱讀

    各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)設(shè)計

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)的PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?828次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b>結(jié)構(gòu)的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計

    DDR電路的與阻抗設(shè)計!

    在8通孔板設(shè)計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發(fā)表于 12-25 13:48

    DDR電路的與阻抗設(shè)計

    在8通孔板設(shè)計中,頂層信號 L1 的參考平面為 L2,底層信號 L8 的參考平面為 L7。 建議層疊為TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基銅
    發(fā)表于 12-25 13:46

    鈣鈦礦電池知識整理匯總

    可分為鈣鈦礦/PERC、鈣鈦礦/TOPCon、鈣鈦礦/HJT、鈣鈦礦/CIGS與全鈣鈦礦電池等。鈣鈦礦晶硅電池是現(xiàn)階段晶硅電池的升級之選,其中鈣鈦礦/HJT電池或為更優(yōu)解;而全鈣鈦礦電池無需晶硅材料,能實現(xiàn)有效降本,未來隨著量產(chǎn)技術(shù)逐漸成熟,全鈣鈦礦
    的頭像 發(fā)表于 11-30 17:31 ?1781次閱讀
    鈣鈦礦<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池知識整理匯總