AXI-Stream代碼詳解

AXI4-Stream跟AXI4的區(qū)別在于AXI4-Stream沒有ADDR接口，這樣就不涉及讀寫數(shù)據(jù)的概念了，只有簡單的發(fā)送與接收說法，減少了延時，允許無限制的數(shù)據(jù)突發(fā)傳輸規(guī)模。AXI4-Stream的核心思想在于流式處理數(shù)據(jù)。

圖 4?58 AXI-Stream Interface

全局信號

1.ACLK 全局時鐘信號，在上升沿時對信號采樣。所有的輸入信號都通過上升沿采集，所有的輸出信號都在上升沿時變化。

2.ARESETn 全局復(fù)位信號，低電平有效。在復(fù)位期間，所有的xxVALID信號必須復(fù)位為低電平。其他的信號可以是任意值。

主機(master)控制的信號

3.TVALID 握手信號

4.TDATA 數(shù)據(jù)信號線

5.TSTRBTDATA的內(nèi)容修飾符，用于指示是數(shù)據(jù)字節(jié)還是位置字節(jié)。初學(xué)者默認為1即可.

6.TKEEPTDATA的內(nèi)容修飾符，用于指示是此字節(jié)是否為有效字節(jié)，和TSTRB配合使用。如下表。xilinx封裝的ip中不使用此信號，所以默認為1。

7.TLAST 置高表示本次流傳輸中的最后一個數(shù)據(jù)。

8.TID 表示不同數(shù)據(jù)流的數(shù)據(jù)流標識符。xilinx封裝的ip中沒有此信號。

9.TDEST 用于提供路由信息，xilinx封裝的ip中沒有此信號。

10.TUSER AXI4協(xié)議留給用戶自定義的。xilinx封裝的ip中沒有此信號。

從機(slave)控制的信號

11.TREADY 握手信號

一個AXI-stream傳輸?shù)臅r序圖：

圖4?59 AXI-stream example

AXI4-stream主從交互仿真

lvivado創(chuàng)建工程，添加代碼。

l編寫仿真tb文件。

下圖是AXI4-stream主從交互的時序圖。

圖4?60 AXI4-stream主從交互的時序圖

其中AXI-stream一般的數(shù)據(jù)傳輸過程如下：

1、首先slave將TREADY信號拉高，表示自己可以接收信號。

2、當master將TDATA，TKEEP，TUSER準備就緒之后，將TVALID拉高，傳輸開始。

3、其中TKEEP滿足TKEEP[x] is associated with TDATA[(8x+7):8x]，當其被拉高時表示這段數(shù)據(jù)必須傳輸?shù)侥康牡亍STRB表示該段信息是否有效。TUSER可以在傳遞時捎帶用戶信息。具體接口參照使用的AXI-stream接口器件，并非所有支持AXI-stream接口的器件都含有以上接口，其中的一些接口是可選的而不是必需的。

4、直到master將TLAST拉高，TVALID拉低，傳輸結(jié)束。

代碼在這里：

鏈接：https://pan.baidu.com/s/1FprBYZ37FP-deT38pWzSwg

提取碼：open

責任編輯：xj

原文標題：AXI-Stream代碼詳解

文章出處：【微信公眾號：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。