在高速PCB設(shè)計(jì)中,“信號(hào)”始終是工程師無(wú)法繞開(kāi)的一個(gè)知識(shí)點(diǎn)。不管是在設(shè)計(jì)環(huán)節(jié),還是在測(cè)試環(huán)節(jié),信號(hào)質(zhì)量都值得關(guān)注。在本文中,我們主要來(lái)了解下影響信號(hào)質(zhì)量的5大問(wèn)題。
根據(jù)目前工作的結(jié)論,信號(hào)質(zhì)量常見(jiàn)的問(wèn)題主要表現(xiàn)在五個(gè)方面:過(guò)沖,回沖,毛刺,邊沿,電平。
01過(guò)沖
過(guò)沖圖
過(guò)沖帶來(lái)的問(wèn)題是容易造成器件損壞,過(guò)沖過(guò)大也容易對(duì)周?chē)男盘?hào)造成串?dāng)_。造成過(guò)沖大的原因是不匹配,消除的方法有始端串電阻或末端并阻抗(或電阻)。
02毛刺
毛刺圖
毛刺作用在高速器件上,容易造成誤觸發(fā)、控制信號(hào)控制錯(cuò)誤或時(shí)鐘信號(hào)相位發(fā)生錯(cuò)誤等問(wèn)題,毛刺脈沖帶來(lái)的問(wèn)題多發(fā)生在單板工作不穩(wěn)定或器件替代后出現(xiàn)問(wèn)題。造成毛刺的原因很多,比如邏輯冒險(xiǎn),串?dāng)_、地線反彈等,其消除的方法也不盡相同。
03邊沿
邊沿圖
邊沿速度緩慢發(fā)生在信號(hào)線上時(shí),會(huì)造成數(shù)據(jù)采樣錯(cuò)誤。其產(chǎn)生原因通常是輸出端容性負(fù)載過(guò)大(負(fù)載數(shù)量過(guò)多),輸出是三態(tài)時(shí)充(放)電電流小等原因。
審核編輯:符乾江
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
相關(guān)推薦
如今,可以認(rèn)為大多數(shù)PCB存在某種類(lèi)型的信號(hào)完整性問(wèn)題的風(fēng)險(xiǎn),這種問(wèn)題通常與高速數(shù)字設(shè)計(jì)相關(guān)。高速PCB設(shè)計(jì)和布局專(zhuān)注于創(chuàng)建不易受
發(fā)表于 10-18 14:06
?637次閱讀
專(zhuān)業(yè)PCB設(shè)計(jì),高速PCB設(shè)計(jì),PCB設(shè)計(jì)外包, PCB Layout,PCB Design,
發(fā)表于 10-13 15:48
高速PCB信號(hào)完整性設(shè)計(jì)與分析
發(fā)表于 09-21 11:51
?0次下載
。以下是它們之間的關(guān)系: PCB設(shè)計(jì)與PCB制板的關(guān)系 1. PCB設(shè)計(jì): PCB設(shè)計(jì)是指在電子產(chǎn)品開(kāi)發(fā)過(guò)程中,設(shè)計(jì)工程師使用專(zhuān)業(yè)的電子設(shè)計(jì)軟件創(chuàng)建電路板的布局和連接。在
發(fā)表于 08-12 10:04
?445次閱讀
的區(qū)別,包括設(shè)計(jì)原則、材料選擇、制造工藝和性能特點(diǎn)等方面。 一、設(shè)計(jì)原則 1. 信號(hào)完整性(Signal Integrity,SI):高速PCB設(shè)計(jì)需要關(guān)注信號(hào)完整性,以確保
發(fā)表于 06-10 17:34
?1640次閱讀
高速pcb布線規(guī)則有哪些 高速PCB布線規(guī)則 摘要:隨著電子技術(shù)的快速發(fā)展,高速PCB設(shè)計(jì)變得越
發(fā)表于 06-10 17:33
?779次閱讀
更好的阻抗控制和電磁兼容性。然而,對(duì)于多層PCB設(shè)計(jì)來(lái)說(shuō),過(guò)孔是一個(gè)不可忽視的關(guān)鍵步驟。過(guò)孔的質(zhì)量和設(shè)計(jì)的合理性對(duì)于PCB的整體性能和可靠性至關(guān)重要。接下來(lái)深圳PCBA公司將為大家介紹多層PC
發(fā)表于 04-15 11:14
?875次閱讀
隨著集成電路輸出開(kāi)關(guān)速度提高以及PCB板密度增加,信號(hào)完整性(英語(yǔ):Signalintegrity,Sl)已經(jīng)成為高速數(shù)字 PCB設(shè)計(jì) 必須關(guān)心的問(wèn)題之一。元器件和
發(fā)表于 04-07 16:58
?492次閱讀
信號(hào)完整性(Signal Integrity,簡(jiǎn)稱(chēng)SI)指的是信號(hào)線上的信號(hào)質(zhì)量。信號(hào)完整性差不是由單一因素造成的,而是由板級(jí)設(shè)計(jì)中多種因素
發(fā)表于 01-11 15:31
?878次閱讀
PCB上信號(hào)速度高、端接元件的布局不正確或高速信號(hào)的錯(cuò)誤布線都會(huì)引起信號(hào)完整性問(wèn)題,從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)、電路工作不正常甚至完全不
發(fā)表于 01-11 15:28
?499次閱讀
【2023電子工程師大會(huì)】高速PCB設(shè)計(jì)與驗(yàn)證分析ppt
發(fā)表于 01-03 16:31
?37次下載
EMC之PCB設(shè)計(jì)技巧
電磁兼容性(EMC)及關(guān)聯(lián)的電磁干擾(EMI)歷來(lái)都需要系統(tǒng)設(shè)計(jì)工程師擦亮眼睛,在當(dāng)今電路板設(shè)計(jì)和元器件封裝不斷縮小、OEM要求更高速系統(tǒng)的情況下,這兩大問(wèn)題尤其令PC
發(fā)表于 12-19 09:53
PCB設(shè)計(jì)之高速電路
發(fā)表于 12-05 14:26
?779次閱讀
一站式PCBA智造廠家今天為大家講講PCB信號(hào)跨分割線怎么處理?PCB設(shè)計(jì)中跨分割的處理方法。在 PCB設(shè)計(jì) 過(guò)程中,電源平面的分割或者是地平面的分割,會(huì)導(dǎo)致平面的不完整,這樣
發(fā)表于 12-04 10:26
?747次閱讀
挑戰(zhàn)性的任務(wù)。本文將介紹高速PCB設(shè)計(jì)中常見(jiàn)的射頻電路類(lèi)型,以及每一種的處理方法和注意事項(xiàng)。 1. 高速PCB設(shè)計(jì)中的射頻類(lèi)型 高速
發(fā)表于 11-30 07:45
?857次閱讀
評(píng)論