精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

RF電路布局要想降低寄生信號記住以下這八條規(guī)則

電子工程師 ? 來源:FPGA設(shè)計論壇 ? 作者:FPGA設(shè)計論壇 ? 2021-01-08 17:15 ? 次閱讀

RF電路布局要想降低寄生信號,需要RF工程師發(fā)揮創(chuàng)造性。記住以下這八條規(guī)則,不但有助于加速產(chǎn)品上市進(jìn)程,而且還可提高工作日程的可預(yù)見性。

1

接地通孔應(yīng)位于接地參考層開關(guān)處

流經(jīng)所布線路的所有電流都有相等的回流。耦合策略固然很多,不過回流通常流經(jīng)相鄰的接地層或與信號線路并行布置的接地。在參考層繼續(xù)時,所有耦合都僅限于傳輸線路,一切都非常正常。不過,如果信號線路從頂層切換至內(nèi)部或底層時,回流也必須獲得路徑。

圖1就是一個實例。頂層信號線路電流下面緊挨著就是回流。當(dāng)它轉(zhuǎn)移到底層時,回流就通過附近的通孔。不過,如果附近沒有用于回流的通孔時,回流就要通過最近可用的接地通孔。

更遠(yuǎn)的距離會產(chǎn)生電流環(huán)路,形成電感器。如果這種不必要的電流路徑偏移,碰巧又同另一條線路交叉,那么干擾就會更嚴(yán)重。這種電流環(huán)路其實相當(dāng)于形成了一個天線

圖1:信號電流從器件引腳經(jīng)過通孔流到較低層。回流在被迫流向最近通孔改變至不同參考層之前位于信號之下。

接地參考是最佳策略,但高速線路有時候可布置在內(nèi)部層上。接地參考層上下都放置非常困難,半導(dǎo)體廠商可能會受到引腳限制,把電源線安放在高速線路旁邊。參考電流要使需要在非DC耦合的各層或各網(wǎng)之間切換,應(yīng)緊挨著開關(guān)點安放去耦電容。

2

將器件焊盤與頂層接地連接起來

許多器件在器件封裝底部都采用散熱接地焊盤。在RF器件上,這些通常都是電氣接地,而相鄰焊盤點有接地通孔陣列。可將器件焊盤直接連接至接地引腳,并通過頂層接地連接至任何灌銅。如有多個路徑,回流會按路徑阻抗比例拆分。通過焊盤進(jìn)行接地連接相對于引腳接地而言,路徑更短、阻抗更低。

電路板與器件焊盤之間良好的電氣連接至關(guān)重要。裝配時,電路板通孔陣列中的未填充通孔也可能會抽走器件的焊膏,留下空隙。填滿通孔是保證焊接到位的好辦法。

在評測中,還要打開焊接掩模層確認(rèn)沒有焊接掩模在器件下方的電路板接地上,因為焊接掩模可能會抬高器件或使其搖擺。

3

無參考層間隙

器件周邊到處都是通孔。電源網(wǎng)分解成本地去耦,然后降至電源層,通常提供多個通孔以最大限度減少電感,提高載流容量,同時控制總線可降至內(nèi)層。所有這些分解最終都會在器件附近完全被鉗住。

每個這些通孔都會在內(nèi)接地層上產(chǎn)生大于通孔直徑自身的禁入?yún)^(qū),提供制造空隙。這些禁入?yún)^(qū)很容易在回流路徑上造成中斷。一些通孔彼此靠近則會形成接地層溝,頂層CAD視圖看不見,這將導(dǎo)致情況進(jìn)一步復(fù)雜化。

圖2兩個電源層通孔的接地層空隙可產(chǎn)生重疊的禁入?yún)^(qū),并在返回路徑上造成中斷。回流只能轉(zhuǎn)道繞過接地層禁入?yún)^(qū),形成現(xiàn)在常見的發(fā)射感應(yīng)路徑問題。

圖2:通孔周圍接地層的禁入?yún)^(qū)可能重疊,迫使回流遠(yuǎn)離信號路徑。即便沒有重疊,禁入?yún)^(qū)也會在接地層形成鼠咬阻抗中斷。

甚至“友好型”接地通孔也會為相關(guān)金屬焊盤帶來電路板制造工藝要求的最小尺寸規(guī)格。通孔如果非常靠近信號線路,就會產(chǎn)生好像頂層接地空隙被老鼠咬掉一塊一樣的侵蝕。圖2是鼠咬示意圖。

由于禁入?yún)^(qū)由CAD軟件自動生成,通孔在系統(tǒng)電路板上的使用又很頻繁,因此先期布局過程幾乎總會出現(xiàn)一些返回路徑中斷問題。

布局評測時要跟蹤每條高速線路,檢查相關(guān)回流層以避免中斷。讓所有可在任何區(qū)域產(chǎn)生接地層干擾的通孔更靠近頂層接地空隙是一個不錯的方法。

4

保持差分線路的差分性

回流路徑對信號線路性能至關(guān)重要,其應(yīng)視為信號路徑的一部分。與此同時,差分對通常沒有緊密耦合,回流可能流經(jīng)相鄰層。兩個回流必須通過相等的電氣路徑布線。

即便在差分對的兩條線路不緊密耦合時,鄰近與共享型設(shè)計限制也會讓回流處于相同層。要真正保持低寄生信號,需要更好的匹配。差分組件下接地層的斷流器等任何計劃結(jié)構(gòu)都應(yīng)是對稱的。

同樣,長度是否匹配可能也會產(chǎn)生信號線路中的波形曲線問題。回流不會引起波形曲線問題。一條差分線路的長度匹配情況應(yīng)在其它差分線路中體現(xiàn)。

5

RF信號線路附近沒有時鐘或控制線路

時鐘和控制線路有時可視為沒什么影響的鄰居,因為其工作速度低,甚至接近DC。不過,其開關(guān)特性幾乎接近方波,可在奇數(shù)諧波頻率下生成獨特的音調(diào)。

方波發(fā)射能源的基本頻率雖然不會產(chǎn)生什么影響,但其銳利的邊緣可能會有影響。在數(shù)字系統(tǒng)設(shè)計中,轉(zhuǎn)折頻率可估算必須要考慮的最高頻率諧波,計算方式為:Fknee=0.5/Tr,這里的Tr是上升時間。

請注意,是上升時間,而不是信號頻率。不過銳利邊緣的方波也有強(qiáng)大的高階奇數(shù)諧波,其可能只在錯誤頻率下下降并耦合在RF線路上,違反嚴(yán)格的傳輸掩模要求。

時鐘和控制線路應(yīng)由內(nèi)部接地層或頂層接地灌流(ground pour)與RF信號線路隔離。如果不能使用接地隔離信號,那么線路布線應(yīng)確保直角交叉。因為時鐘或控制線路發(fā)射的磁通線路會圍繞干擾源線路的電流形成放射柱形等高線,它們將不會在接收器線路中產(chǎn)生電流。

放慢上升時間不但可降低轉(zhuǎn)折頻率,而且還有助于減少干擾源的干擾,但時鐘或控制線路也可充當(dāng)接收器線路。接收器線路仍可作為將寄生信號導(dǎo)入器件的導(dǎo)管。

6

使用接地隔離高速線路

微波傳輸帶與帶線大多數(shù)都與相鄰接地層耦合。一些通量線路仍沿水平方向散發(fā),并端接于相鄰跡線。一條高速線路或差分對上的音調(diào)在下一條跡線上終結(jié),但信號層上的接地灌流會為通量線路帶來較低阻抗的終點,讓鄰近跡線不受音調(diào)干擾。

時鐘分布或合成器設(shè)備路由出來、用于承載相同頻率的跡線集群可能相鄰而行,因為干擾源音調(diào)已經(jīng)存在于接收器線路上。不過,分組的線路最終會分散。

分散時,應(yīng)在分散線路之間提供接地灌流,并在其開始分散的地方灌入通孔,以便感應(yīng)回流沿著額定回流路徑流回。在圖3中,接地島末端的通孔可使感應(yīng)電流流到參考層上。接地灌流上其它通孔之間的間隔不要超過一個波長的十分之一,以確保接地不會成為共振結(jié)構(gòu)。

圖3:差分線路分散處的頂層接地通孔為回流提供流動路徑。

7

不要在噪聲較大的電源層進(jìn)行RF線路布線

音調(diào)進(jìn)入電源層就會擴(kuò)散到每個地方。如果雜散音調(diào)進(jìn)入電源、緩沖器、混頻器、衰減器和振蕩器,就會對干擾頻率進(jìn)行調(diào)制。

同樣,當(dāng)電源到達(dá)電路板時,它還沒有徹底被清空而實現(xiàn)對RF電路系統(tǒng)的驅(qū)動。應(yīng)最大限度減少RF線路在電源層的暴露,特別是未過濾的電源層。

鄰近接地的大型電源層可創(chuàng)建高質(zhì)量嵌入式電容,使寄生信號衰減,并用于數(shù)字通信系統(tǒng)與某些RF系統(tǒng)。另一種方法是使用最小化電源層,有時更像是肥大跡線而不能說是層,這樣RF線路更容易徹底避開電源層。

這兩種方法都可行,不過決不能將二者的最差特性湊在一起,也就是既使用小型電源層,又在頂部走線RF線路。

8

讓去耦靠近器件

去耦不僅有助于避免雜散噪聲進(jìn)入器件,還可幫助消除器件內(nèi)部生成的音調(diào),避免其耦合到電源層上。去耦電容越靠近工作電路系統(tǒng),效率就越高。本地去耦受電路板跡線的寄生阻抗干擾較小,較短的跡線支持較小的天線,減少有害音調(diào)發(fā)射。

電容器安放要結(jié)合最高自共振頻率,通常最小值、最小外殼尺寸、最靠近器件,以及越大的電容器,離器件越遠(yuǎn)。在RF頻率下,電路板背面的電容器會產(chǎn)生通孔串連接地路徑的寄生電感,損失大量噪聲衰減優(yōu)勢。

9

總結(jié)

通過電路板布局評測,我們可發(fā)現(xiàn)可能發(fā)射或接收雜散RF音調(diào)的結(jié)構(gòu)。要跟蹤每一條線路,有意識地明確其回流路徑,確保它能夠與線路并行,特別是要徹底檢查過渡。

此外,還要將潛在干擾源與接收器隔離。按照一些簡單直觀的規(guī)則降低寄生信號,可加速產(chǎn)品發(fā)布,降低調(diào)試成本。

責(zé)任編輯:lq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電感器
    +關(guān)注

    關(guān)注

    20

    文章

    2321

    瀏覽量

    70410
  • 接地
    +關(guān)注

    關(guān)注

    7

    文章

    756

    瀏覽量

    45625
  • 寄生信號
    +關(guān)注

    關(guān)注

    0

    文章

    10

    瀏覽量

    8443

原文標(biāo)題:RF電路寄生信號如何降低,這8條規(guī)則收藏好了!

文章出處:【微信號:gh_9d70b445f494,微信公眾號:FPGA設(shè)計論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    深入解析晶振時鐘信號干擾源:寄生電容、雜散電容與分布電容

    設(shè)計和PCB布局過程中,對寄生電容、雜散電容和分布電容的考慮和處理是至關(guān)重要的。特別是在處理高頻信號如晶振時鐘信號時,通過上述措施可以有效減小這些電容效應(yīng)對
    發(fā)表于 09-26 14:49

    昆山精鼎電子射頻電路PCB設(shè)計技巧

    布局。 器件位置布局的關(guān)鍵是固定位于RF路徑上的元器件,通過調(diào)整其方向,使RF路徑的長度最小,并使輸入遠(yuǎn)離輸出,盡可能遠(yuǎn)地分離高功率電路和低
    發(fā)表于 08-20 11:44

    超全PCB布局布線規(guī)則,一文全搞定!

    一、布局 元器件布局的10條規(guī)則 1、遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局。 2、
    的頭像 發(fā)表于 07-17 15:45 ?1778次閱讀
    超全PCB<b class='flag-5'>布局</b>布線<b class='flag-5'>規(guī)則</b>,一文全搞定!

    非常實用的PCB布局布線規(guī)則,畫出美而高性能的板子

    一、布局 元器件布局的10條規(guī)則 1、遵照“先大后小,先難后易”的布置原則,即重要的單元電路、核心元器件應(yīng)當(dāng)優(yōu)先布局。 2、
    發(fā)表于 07-17 15:43

    沒開玩笑!高速信號不能參考電源網(wǎng)絡(luò)這條規(guī)則,其實很難做到

    ?這難道很難做到嗎?PCB的設(shè)計和疊層圖都給你截出來了,只要疊層夠,這一點都不難啊! 是的,高速信號線不能參考電源平面這一條規(guī)則是很容易滿足的,但是大家再認(rèn)真看看我們的題目是怎么說的?是“高速信號不能
    發(fā)表于 05-28 14:56

    降低RF電路寄生信號個設(shè)計規(guī)則

    RF產(chǎn)品電路布局要想降低寄生信號,需要
    的頭像 發(fā)表于 04-24 08:05 ?970次閱讀
    <b class='flag-5'>降低</b><b class='flag-5'>RF</b><b class='flag-5'>電路</b><b class='flag-5'>寄生</b><b class='flag-5'>信號</b>的<b class='flag-5'>八</b>個設(shè)計<b class='flag-5'>規(guī)則</b>

    什么是寄生電感?如何計算過孔的寄生電感?

    在PCB(PrintedCircuitBoard,印刷電路板)設(shè)計中,過孔寄生電感是一個重要的考慮因素。當(dāng)電流通過PCB的過孔時,由于過孔的幾何形狀和布局,會產(chǎn)生一定的寄生電感。這種
    的頭像 發(fā)表于 03-15 08:19 ?2167次閱讀
    什么是<b class='flag-5'>寄生</b>電感?如何計算過孔的<b class='flag-5'>寄生</b>電感?

    詳解MOS管的寄生電感和寄生電容

    寄生電容和寄生電感是指在電路中存在的非意圖的電容和電感元件。 它們通常是由于電路布局、線路長度、器件之間的物理距離等因素引起的。
    的頭像 發(fā)表于 02-21 09:45 ?2414次閱讀
    詳解MOS管的<b class='flag-5'>寄生</b>電感和<b class='flag-5'>寄生</b>電容

    pcb設(shè)計布局布線原則及規(guī)則

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計布局布線原則及規(guī)則有哪些?PCB設(shè)計六大布線規(guī)則。在PCB設(shè)計中,布線是至關(guān)重要的一步。合理有效的布線能夠保證電路的穩(wěn)定性和可靠性,避免
    的頭像 發(fā)表于 01-22 09:23 ?2053次閱讀

    PCB寄生電容的影響 PCB寄生電容計算 PCB寄生電容怎么消除

    寄生電容有一個通用的定義:寄生電容是存在于由絕緣體隔開的兩個導(dǎo)電結(jié)構(gòu)之間的虛擬電容(通常不需要的),是PCB布局中的一種效應(yīng),其中傳播的信號表現(xiàn)得好像就是電容,但其實并不是真正的電容。
    的頭像 發(fā)表于 01-18 15:36 ?2744次閱讀
    PCB<b class='flag-5'>寄生</b>電容的影響 PCB<b class='flag-5'>寄生</b>電容計算 PCB<b class='flag-5'>寄生</b>電容怎么消除

    PCB設(shè)計10元器件布局與17布線規(guī)則

    布局應(yīng)盡量滿足以下要求:總的連線盡可能短,關(guān)鍵信號線短;高電壓、大電流信號與小電流,低電壓的弱信號完全分開;模擬
    發(fā)表于 01-18 15:16 ?482次閱讀

    PCB布線既簡單又復(fù)雜,總結(jié)6條規(guī)則送給你

    自動布線的布通率,依賴于良好的布局,布線規(guī)則可以預(yù)先設(shè)定,包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。一般先進(jìn)行探索式布經(jīng)線,快速地把短線連通,然后進(jìn)行迷宮式布線,先把要布的連線進(jìn)行全局的布線路徑優(yōu)化,它可以根據(jù)需要斷開已布的線。
    發(fā)表于 01-16 15:12 ?823次閱讀

    PCB布線12條規(guī)則

    環(huán)路規(guī)則,即信號線與其回路構(gòu)成的環(huán)面積要盡可能小,環(huán)面積越小,對外的輻射越少,接收外界的干擾也越小。針對這一規(guī)則,在地平面分割時,要考慮到地平面與重要信號走線的分布,防止由于地平面開槽
    發(fā)表于 01-09 16:02 ?296次閱讀
    PCB布線12<b class='flag-5'>條規(guī)則</b>

    高速電路板設(shè)計的十條規(guī)則

    在Fusion 360中,我們關(guān)注于使電子工程師能夠輕松設(shè)計具有高速信號元器件的電路板。Fusion 360信號完整性擴(kuò)展程序有助于提高產(chǎn)品合規(guī)性和性能,減少實物電路板測試和原型制作的
    的頭像 發(fā)表于 12-11 09:51 ?1329次閱讀
    高速<b class='flag-5'>電路</b>板設(shè)計的十<b class='flag-5'>條規(guī)則</b>

    八條“黃金規(guī)則”解決RF電路寄生信號

    PART 01 接地通孔應(yīng)位于接地參考層開關(guān)處 流經(jīng)所布線路的所有電流都有相等的回流。耦合策略固然很多,不過回流通常流經(jīng)相鄰的接地層或與信號線路并行布置的接地。在參考層繼續(xù)時,所有耦合都僅限于傳輸線
    的頭像 發(fā)表于 12-07 06:25 ?536次閱讀
    <b class='flag-5'>八條</b>“黃金<b class='flag-5'>規(guī)則</b>”解決<b class='flag-5'>RF</b><b class='flag-5'>電路</b><b class='flag-5'>寄生</b><b class='flag-5'>信號</b>