原創聲明：

本原創教程由芯驛電子科技（上海）有限公司（ALINX）創作，版權歸本公司所有，如需轉載，需授權并注明出處。

簡介

AXU2CGA/B的特點是體積小并擴展了豐富的外設。主芯片采用Xilinx公司的ZynqUltraScale+MPSoCsCG系列的芯片，型號為XCZU2CG-1SFVC784E。AXU2CGA的PS端掛載了2片DDR4（1GB，32bit）和1片256Mb的QSPIFLASH。AXU2CGB的PS端掛載了4片DDR4（2GB，32bit），1片8GBeMMCFLASH存儲芯片和1片256Mb的QSPIFLASH。

外圍接口包含1個MINIDP接口、4個USB3.0接口、1路千兆以太網接口、1個USB串口、1路PCIE接口、1路TF卡接口、2個40針擴展口、2路MIPI接口和按鍵LED。

下圖為整個開發系統的結構示意圖：

ZYNQ芯片

XCZU2CG-1SFVC784E芯片的PS系統PS系統集成了2個ARMCortex?-A53處理器，速度高達1.2Ghz，支持2級Cache;另外還包含2個Cortex-R5處理器，速度高達500Mhz。

XCZU2CG支持32位或者64位的DDR4，LPDDR4，DDR3,DDR3L,LPDDR3存儲芯片，在PS端帶有豐富的高速接口如PCIEGen2,USB3.0,SATA3.1,DisplayPort；同時另外也支持USB2.0，千兆以太網，SD/SDIO，I2C，CAN，UART，GPIO等接口。PL端內部含有豐富的可編程邏輯單元，DSP和內部RAM。XCZU2CG芯片的總體框圖下圖所示

ZU2CG芯片的總體框圖

其中PS系統部分的主要參數如下：

• ARM雙核Cortex?-A53處理器，速度高達1.2GHz，每個CPU32KB1級指令和數據緩存，1MB2級緩存2個CPU共享。

• ARM雙核Cortex-R5處理器，速度高達500MHz，每個CPU32KB1級指令和數據緩存，及128K緊耦合內存。

• 外部存儲接口，支持32/64bitDDR4/3/3L、LPDDR4/3接口。

• 靜態存儲接口，支持NAND,2xQuad-SPIFLASH。

• 高速連接接口，支持PCIeGen2x4,2xUSB3.0,Sata3.1,DisplayPort,4xTri-modeGigabitEthernet。

• 普通連接接口：2xUSB2.0,2xSD/SDIO,2xUART,2xCAN2.0B,2xI2C,2xSPI,4x32bGPIO。

• 電源管理：支持Full/Low/PL/Battery四部分電源的劃分。

• 加密算法：支持RSA,AES和SHA。

• 系統監控：10位1Mbps的AD采樣，用于溫度和電壓的檢測。

其中PL邏輯部分的主要參數如下：

• 邏輯單元LogicCells：154K；

• 觸發器(flip-flops):141K；

• 查找表LUTs:71K；

• BlockRAM：9.4Mb；

• 時鐘管理單元（CMTs）:3

• 乘法器18x25MACCs：360

XCZU2CG-1SFVC784E芯片的速度等級為-1，商業級，封裝為SFVC784。

DDR4DRAM

AXU2CGA板上PS端配有2片Micron(美光）的DDR4芯片，組成32位數據總線帶寬和共1GB的容量。AXU2CGB板上PS端配有4片Micron(美光）的DDR4芯片，組成64位數據總線帶寬和共2GB的容量。PS端的DDR4SDRAM的最高運行速度可達1200MHz(數據速率2400Mbps)。DDR4SDRAM的具體配置如下所示。

其中U71,U72僅AXU2CGB貼裝。

位號	容量	廠家
U3,U5,(U71,U72)	256Mx16bit	Micron

表3-1DDR4SDRAM配置

PS端的DDR4的硬件連接方式如下圖3-1所示:

圖3-1PS端DDR4DRAM原理圖部分

QSPIFlash

AXU2CGA/B配有1片256MBit大小的Quad-SPIFLASH芯片，型號為MT25QU256ABA1EW9-0SIT。QSPIFLASH連接到ZYNQ芯片的PS部分BANK500的GPIO口上，圖4-1為QSPIFlash在原理圖中的部分。

圖4-1QSPIFlash連接示意圖

eMMCFlash(僅AXU2CGB貼裝)

AXU2CGB配有一片容量為8GB的eMMCFLASH芯片。eMMCFLASH連接到ZYNQUltraScale+的PS部分BANK500的GPIO口上，圖5-1為eMMCFlash在原理圖中的部分。

圖5-1eMMCFlash連接示意圖

圖5-1eMMCFlash連接示意圖

EEPROM

AXU2CGA/B開發板板載了一片EEPROM，型號為24LC04。EEPROM的I2C信號連接的ZYNQPS端的MIO口上。圖6-1為EEPROM的原理圖

圖6-1EEPROM原理圖部分

DP顯示接口

AXU2CGA/B帶有1路MINI型的DisplayPort輸出顯示接口，用于視頻圖像的顯示，最高支持4Kx2K@30Fps輸出。ZU2CGPSMGT的LANE0和LANE1的TX信號以差分信號方式連接到DP連接器。DisplayPort輔助通道連接到PS的MIO管腳上。DP輸出接口的示意圖如圖7-1所示:

7-1DP接口設計示意圖

USB接口

AXU2CGA/B板上有4個USB3.0接口，接口為HOST工作模式(TypeA)，數據傳輸速度高達5.0Gb/s。USB3.0通過ULPI接口連接外部的USBPHY芯片和USB3.0HUB芯片，實現高速的USB3.0數據通信。

USB連接的示意圖如8-1所示：

圖8-1USB接口示意圖

千兆以太網接口

AXU2CGA/B上有1路千兆以太網接口，以太網接口是通過GPHY芯片連接的PS的BANK502上。GPHY芯片采用Micrel公司的KSZ9031RNXIC以太網PHY芯片，PHYAddress為001。圖9-1為ZYNQPS端以太網PHY芯片連接示意圖:

圖9-1ZYNQPS系統與GPHY連接示意圖

USBUart接口

AXU2CGA/B板上配備了一個Uart轉USB接口，用于系統調試。轉換芯片采用SiliconLabsCP2102的USB-UAR芯片,USB接口采用MINIUSB接口，可以用一根USB線將它連接到上PC的USB口進行核心板的單獨供電和串口數據通信。USBUart電路設計的示意圖如下圖所示:

圖10-1USB轉串口示意圖

SD卡槽

AXU2CGA/B板包含了一個MicroSD卡接口，SDIO信號與BANK501的IO信號相連，SD卡連接器的原理圖如圖11-1所示。

圖11-1SD卡連接示意圖

PCIE接口

AXU2CGA/B配備了一個PCIEx1的插槽，用于連接PCIE外設，PCIE通信速度高達5Gbps。PCIE信號直接跟BANK505PSMGT收發器的LANE0相連接。PCIEx1設計的示意圖如下圖12-1所示:

圖12-1PCIE接口設計示意圖

40針擴展口

AXU2CGA/B板上預留了2個2.54mm標準間距的40針擴展口，每個擴展口均包含2個3.3V電源，1個5V電源，3個地以及34個IO口。J12擴展口的IO口連接到ZYNQ芯片BANK66上，電平標準為1.8V，注意不要插1.8V之外的設備。J15擴展口的IO口連接到ZYNQ芯片BANK25，BANK26上，電平標準為3.3V。設計的示意圖如下圖13-1所示:

圖13-1擴展口設計示意圖

MIPI接口

AXU2CGA/B板上有2路MIPI接口，用于連接MIPI攝像頭。MIPI的差分信號分別連接到BANK64、65的HPIO上，電平標準為+1.2V；MIPI的控制信號連接到BANK24上，電平標準為+3.3V。MIPI口設計的示意圖如下圖14-1所示:

圖14-1MIPI接口連接示意圖

JTAG調試口

在AXU2CGA/B板上預留了一個10針的JTAG接口，用于下載ZYNQUltraScale+程序或者固化程序到FLASH。JTAG的管腳定義如下圖所示

圖16-1JTAG接口管腳定義

撥碼開關配置

板上有一個4位的撥碼開關用來配置ZYNQ系統的啟動模式。AXU2CGA/B系統支持4種啟動模式。這4種啟動模式分別是JTAG調試模式,QSPIFLASH,EMMC和SD2.0卡啟動模式。芯片上電后會檢測（PS_MODE0~3）的電平來決定那種啟動模式。用戶可以通過撥碼開關來選擇不同的啟動模式。SW1啟動模式配置如下表17-1所示。

表17-1SW1啟動模式配置

LED燈

AXU2CGA/B的板上有4個用戶指示燈，4個用戶控制按鍵以及一個reset按鍵。4個用戶指示燈和4個用戶按鍵均連接到BANK24的IO上。LED燈硬件連接的示意圖如圖18-1所示：

圖18-1LED燈硬件連接示意圖

系統時鐘

板上分別為RTC電路，PS系統,PL邏輯部分提供了參考時鐘，其中RTC的時鐘為32.768，PS的系統時鐘為33.3333Mhz,PL端的時鐘是25Mhz。時鐘電路設計的示意圖如下圖19-1所示：

圖19-1時鐘源

PL_REF_CLK的電平為+1.8V。

風扇接口

風扇為12V供電，可通過FAN_PWM信號調節轉速。

電源

AXU2CGA/B的電源輸入電壓為DC12V，電流2A的適配器。電源接口如下圖所示，盡量使用我們提供的電源適配器。

圖20-1電源接口

結構尺寸圖

圖21-1正面圖（Top View）