精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Zynq UltraScale+ 器件與PL DNA不同的值

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2022-02-08 14:19 ? 次閱讀

描述

Xilinx 用兩個 96 位獨特器件標識符(稱為器件 DNA)為每個 Zynq UltraScale+ 器件編程

一個 DNA 值位于可編程邏輯 (PL) 中,另一個 DNA 值位于處理系統 (PS) 中。

這兩個 DNA 值是不同的,但每個 DNA 都有以下屬性及讀取訪問方法。

DNA 位置 大小 不可修改(寫保護) 只讀訪問方法
PL DNA 96 位 PL DNA_PORTE2 原語(參見 UG974),
or
通過 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器顯示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能與 Xilinx 編程的 PS DNA[93:57] 位值不同。

解決方案

PL DNA 建議用于通過 Xilinx 二維碼器件查找工具/請求識別器件的應用,或用于依靠不可修改獨特器件標識符的安全應用。

實例:

如何使用附帶的 AXI_DNA 內核從處理器訪問 PL DNA。(在 Vivado/XSDK 2018.2 中完成測試)。

1) 在 ip_repo 文件夾中提取壓縮文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 將 ip_repo 目錄添加到資源庫中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 將 AXI_DNA IP 添加到模塊設計中,“運行自動”會其連接至處理器子系統并驗證分配給 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 將硬件導出至 XSDK,創建一個空項目并導入這三個文件(在 71342.zip 中附加到此答復記錄):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 編譯,創建一個可引導的映像,觀察 UART 終端上的以下輸出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

審核編輯:何安

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關推薦

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm? Cortex-A53、雙核 Cortex-R5 實時處理器和基于 AMD/Xilinx 16nm FinFET+ 可編程邏輯
    的頭像 發表于 11-20 15:32 ?151次閱讀
    AMD/Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale+</b> ? MPSoC ZCU102 評估套件

    為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電

    電子發燒友網站提供《為Xilinx? Zynq?UltraScale?系列多處理器中的VCCINT_VCU軌供電.pdf》資料免費下載
    發表于 09-25 10:54 ?0次下載
    為Xilinx? <b class='flag-5'>Zynq</b>?<b class='flag-5'>UltraScale</b>?系列多處理器中的VCCINT_VCU軌供電

    使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

    電子發燒友網站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費下載
    發表于 09-21 11:11 ?0次下載
    使用TPS65086x PMIC為Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> MPSoC供電

    一個更適合工程師和研究僧的FPGA提升課程

    Suite 1 設計 FPGA; 嵌入式設計課程 02 ● 設計 Zynq UltraScale+ RFSoC; ● 面向軟件開發者的Zynq UltraScale
    發表于 06-05 10:09

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不斷現代化。
    發表于 03-18 10:40 ?348次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列

    AMD 擴展市場領先的 FPGA 產品組合,推出專為成本敏感型邊緣應用打造的AMD Spartan UltraScale+ 系列

    UltraScale+ 器件能為邊緣端各種 I/O 密集型應用提供成本效益與高能效性能,在基于 28 納米及以下制程技術的 FPGA 領域帶來業界極高的 I/O 邏
    發表于 03-07 15:17 ?451次閱讀

    AMD推出Spartan UltraScale+ FPGA系列產品

    AMD公司,全球知名的芯片巨頭,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產品組合。這一新系列作為AMD成本優化型FPGA、自適應SoC產品家族的最新成員,特別針對成本敏感型邊緣應用進行了優化,旨在提供更高的成本效益和能效性能。
    的頭像 發表于 03-07 10:15 ?643次閱讀

    為嵌入式應用選擇AMD Spartan UltraScale+FPGA

    全新 AMD Spartan UltraScale+ FPGA 系列在價格、功耗、功能和尺寸之間取得了良好的平衡。了解該系列器件如何幫助設計人員以低成本推動 I/O 密集型應用產品快速上市。
    的頭像 發表于 03-06 11:31 ?486次閱讀
    為嵌入式應用選擇AMD Spartan <b class='flag-5'>UltraScale</b>+FPGA

    AMD 擴展市場領先的 FPGA 產品組合,推出專為成本敏感型邊緣應用打造的AMD Spartan UltraScale+ 系列

    UltraScale+ 器件能為邊緣端各種 I/O 密集型應用提供成本效益與高能效性能,在基于 28 納米及以下制程技術的 FPGA 領域帶來業界極高的 I/O 邏
    發表于 03-06 11:17 ?333次閱讀

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,該系列作為AMD廣泛的成本優化型FPGA和自適應SoC產品組合的最新成員,專為邊緣端各種I/O密集型應用設計。
    的頭像 發表于 03-06 11:09 ?780次閱讀

    采用UltraScale/UltraScale+芯片的DFX設計注意事項

    采用UltraScale/UltraScale+芯片進行DFX設計時,建議從以下角度對設計進行檢查。
    的頭像 發表于 01-18 09:27 ?858次閱讀
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設計注意事項

    通過JTAG啟動Linux的方法和腳本

    在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScale+ MPSoC,AMD Versal Adaptive SoC),常見的啟動方式是
    的頭像 發表于 12-22 10:27 ?1392次閱讀
    通過JTAG啟動Linux的方法和腳本

    針對UltraScale/UltraScale+芯片DFX應考慮的因素有哪些(2)

    UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現在動態區,在7系列FPGA中這些時鐘資源只能在靜態區。
    的頭像 發表于 12-21 09:12 ?932次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應考慮的因素有哪些(2)

    針對UltraScale/UltraScale+芯片DFX應考慮的因素有哪些(1)

    對于UltraScale/UltraScale+芯片,幾乎FPGA內部所有組件都是可以部分可重配置的
    的頭像 發表于 12-14 16:16 ?648次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應考慮的因素有哪些(1)

    AD9681是否可被zynq-7020的pl端驅動?

    您好: 我想咨詢AD9681是否可以被zynq-7020的PL端驅動(zynq7020的性能是否足夠)。我們需要做衛星的探測載荷,由于衛星能源控制嚴格,我們需要低功耗、多通道(至少8個)、高采樣率
    發表于 12-04 08:18