精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十四章HDMI輸出實(shí)驗(yàn)

FPGA技術(shù)專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-25 09:51 ? 次閱讀

原創(chuàng)聲明:

本原創(chuàng)教程由芯驛電子科技(上海)有限公司(ALINX)創(chuàng)作,版權(quán)歸本公司所有,如需轉(zhuǎn)載,需授權(quán)并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實(shí)驗(yàn)VIvado工程為“hdmi_out_test”。

前面我們介紹了led閃燈實(shí)驗(yàn),只是為了了解Vivado的基本開發(fā)流程,本章這個實(shí)驗(yàn)相對LED閃燈實(shí)驗(yàn)復(fù)雜點(diǎn),做一個HDMI輸出的彩條,這也是我們后面學(xué)習(xí)顯示、視頻處理的基礎(chǔ)。實(shí)驗(yàn)還不涉及到PS系統(tǒng),從實(shí)驗(yàn)設(shè)計可以看出如果要非常好的使用ZYNQ芯片,需要良好的FPGA基礎(chǔ)知識。

1. 硬件介紹

由于開發(fā)板上只有DP可以顯示,但卻是PS端的,PL端沒有HDMI的接口,因此我們采用AN9134的HDMI擴(kuò)展模塊實(shí)現(xiàn)HDMI顯示。將24位RGB編碼輸出TMDS差分信號。SIL9134功能強(qiáng)大,本實(shí)驗(yàn)只使用其中一小部分,將RGB24視頻數(shù)據(jù)顯示出來即可。

o4YBAGAKL6WAHVITAAD5vtREcVg244.jpg

SI9134芯片需要通過I2C總線配置寄存器才能正常工作,從原理圖中可以看出I2C總線連接到PL端的IO,可以通過PL直接配置。

2. 程序設(shè)計

o4YBAGAKL6aAR_PvAAAmm53tWBI351.jpg

本實(shí)驗(yàn)實(shí)現(xiàn)通過HDMI顯示彩條,實(shí)驗(yàn)中設(shè)計了視頻時序發(fā)生和彩條發(fā)生模塊“color_bar.v”,I2C Master 寄存器配置模塊“i2c_config.v”,配置數(shù)據(jù)查找表模塊“l(fā)ut_si9134.v”。

具體代碼在這里不再一一介紹了,大家自己去看。下面針對每個模塊實(shí)現(xiàn)的功能給大家做一下簡介:

頂層模塊top.v是項(xiàng)目的頂層文件,主要是實(shí)例化4個子模塊(時鐘模塊vidio_pll, 彩條生成模塊color_bar和I2C配置模塊i2c_config和配置查找表模塊lut_si9134。

彩條產(chǎn)生模塊color_bar.v是產(chǎn)生8種顏色的VGA格式的彩條,彩條分別為白、黃、青、綠、紫、紅、藍(lán)和黑。產(chǎn)生分辨率為1920x1080刷新率為60Hz的彩條,也就是所謂的1080P的高清視頻圖像。所以這個模塊會輸出R(8位)G(8位)B(8位)圖像信號、行同步、列同步和數(shù)據(jù)有效信號。

時鐘模塊video_pll調(diào)用的是一個Xilinx提供的時鐘IP,通過輸入的系統(tǒng)時鐘產(chǎn)生一個100Mhz時鐘和一個1080P的像素時鐘148.5Mhz。生成時鐘IP的方法是點(diǎn)擊Project Manager目錄下的IP Catalog,再選擇FPGA Features and Design->Clocking->Clocking Wizard圖標(biāo)。

pIYBAGAKL6eAMj2TAAB4xCo8mEc002.jpgo4YBAGAKL6eASHPtAABM5CZuDMo558.jpgpIYBAGAKL6eAZjQRAACd-heVx9k971.jpg

3. 下載調(diào)試

保存工程并編譯生成bit文件,連接HDMI模塊到J15擴(kuò)展口,連接HDMI接口到HDMI顯示器,需要注意,這里使用1920x1080@60Hz,請確保自己的顯示器支持這個分辨率。

硬件連接圖(J15擴(kuò)展口)

下載后顯示器顯示如下圖像

4. 實(shí)驗(yàn)總結(jié)

本實(shí)驗(yàn)初步接觸到視頻顯示,涉及到視頻知識,這不是zynq學(xué)習(xí)的重點(diǎn),所以沒有詳細(xì)介紹,但zynq在視頻處理領(lǐng)域用途廣泛,需要學(xué)習(xí)者有良好的基礎(chǔ)知識。實(shí)驗(yàn)中僅僅使用PL來驅(qū)動HDMI芯片,包括I2C寄存器配置,當(dāng)然I2C的配置還是使用PS來配置比較合適。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1626

    文章

    21670

    瀏覽量

    601873
  • HDMI
    +關(guān)注

    關(guān)注

    32

    文章

    1664

    瀏覽量

    151666
  • 開發(fā)板
    +關(guān)注

    關(guān)注

    25

    文章

    4945

    瀏覽量

    97201
  • Zynq
    +關(guān)注

    關(guān)注

    9

    文章

    608

    瀏覽量

    47128
  • MPSoC
    +關(guān)注

    關(guān)注

    0

    文章

    198

    瀏覽量

    24252
收藏 人收藏

    評論

    相關(guān)推薦

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件

    AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評估套件可快速啟動汽車、工業(yè)、視頻和通信應(yīng)用設(shè)計。AMD/Xilinx MPSoC ZCU102
    的頭像 發(fā)表于 11-20 15:32 ?161次閱讀
    AMD/Xilinx <b class='flag-5'>Zynq</b>? <b class='flag-5'>UltraScale+</b> ? <b class='flag-5'>MPSoC</b> ZCU102 評估套件

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

    4K UHD音視頻廣播領(lǐng)域的優(yōu)勢 1.高性能與低功耗的結(jié)合:Zynq UltraScale+ MPSoC采用了16nm FinFET工藝,集成了多核處理器和可編程邏輯,能夠在提高性能的同時降低功耗,這對
    發(fā)表于 11-01 16:56

    在米爾電子MPSOC實(shí)現(xiàn)12G SDI視頻采集H.265壓縮SGMII萬兆以太網(wǎng)推流

    在本設(shè)計中,我們使用Zynq UltraScale+ MPSoC平臺(具體型號為MYIR XCZU4EV),通過FPGA實(shí)現(xiàn)對SDI視頻的H265壓縮,并通過SGMII接口推送到萬兆
    發(fā)表于 10-14 17:42

    《DNK210使用指南 -CanMV版 V1.0》第十四章 按鍵輸入實(shí)驗(yàn)

    第十四章 按鍵輸入實(shí)驗(yàn) 本章實(shí)驗(yàn)將介紹如何使用CanMV讓Kendryte K210獲取板載按鍵的狀態(tài)。通過本章的學(xué)習(xí),讀者將學(xué)習(xí)到在CanMV下讀取Kendryte K210的GPIO上的高低
    發(fā)表于 10-12 09:14

    使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電

    電子發(fā)燒友網(wǎng)站提供《使用TPS65086x PMIC為Xilinx Zynq UltraScale MPSoC供電.pdf》資料免費(fèi)下載
    發(fā)表于 09-21 11:11 ?0次下載
    使用TPS65086x PMIC為Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> <b class='flag-5'>MPSoC</b>供電

    【北京迅為】iTOP-i.MX6開發(fā)板使用手冊第四部分固件編譯第十四章非設(shè)備樹Android4.4系統(tǒng)編譯

    【北京迅為】iTOP-i.MX6開發(fā)板使用手冊第四部分固件編譯第十四章非設(shè)備樹Android4.4系統(tǒng)編譯
    的頭像 發(fā)表于 09-12 15:43 ?417次閱讀
    【北京迅為】iTOP-i.MX6開發(fā)板使用手冊第四部分固件編譯<b class='flag-5'>第十四章</b>非設(shè)備樹Android4.4系統(tǒng)編譯

    才茂亮相第十四屆配電技術(shù)應(yīng)用大會

    日前,第十四屆配電技術(shù)應(yīng)用大會在南京圓滿落下帷幕。眾多行業(yè)精英齊聚一堂,共謀現(xiàn)代智慧配電網(wǎng)的宏偉藍(lán)圖。
    的頭像 發(fā)表于 08-23 09:16 ?381次閱讀

    一個更適合工程師和研究僧的FPGA提升課程

    Suite 1 設(shè)計 FPGA; 嵌入式設(shè)計課程 02 ● 設(shè)計 Zynq UltraScale+ RFSoC; ● 面向軟件開發(fā)者的Zynq
    發(fā)表于 06-05 10:09

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPG
    發(fā)表于 03-18 10:40 ?350次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>系列

    AMD推出Spartan UltraScale+ FPGA系列產(chǎn)品

    AMD公司,全球知名的芯片巨頭,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產(chǎn)品組合。這一新系列作為AMD成本優(yōu)化型FPGA、自適應(yīng)SoC產(chǎn)品家族的最新成員,特別針對成本敏感型邊緣應(yīng)用進(jìn)行了優(yōu)化
    的頭像 發(fā)表于 03-07 10:15 ?644次閱讀

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,該系列作為AMD廣泛的成本優(yōu)化型FPGA和自適應(yīng)SoC產(chǎn)品組合的最新成員,專為邊緣端各種I/O密集型應(yīng)用設(shè)計。
    的頭像 發(fā)表于 03-06 11:09 ?782次閱讀

    FPGA上為FPGA設(shè)計PCB的步驟詳解

    FPGA(Zynq? UltraScale+? MPSoC) 上的 Ubuntu 22.04 桌面映像上安裝了各種 EE 設(shè)計應(yīng)用程序(包括 KiCad),并用它設(shè)計 PCB。
    的頭像 發(fā)表于 02-26 09:04 ?1932次閱讀
    在<b class='flag-5'>FPGA</b>上為<b class='flag-5'>FPGA</b>設(shè)計PCB的步驟詳解

    采用UltraScale/UltraScale+芯片的DFX設(shè)計注意事項(xiàng)

    采用UltraScale/UltraScale+芯片進(jìn)行DFX設(shè)計時,建議從以下角度對設(shè)計進(jìn)行檢查。
    的頭像 發(fā)表于 01-18 09:27 ?859次閱讀
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設(shè)計注意事項(xiàng)

    針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些(2)

    UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現(xiàn)在動態(tài)區(qū),在7系列FPGA中這些時鐘資源只能在靜態(tài)區(qū)。
    的頭像 發(fā)表于 12-21 09:12 ?932次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些(2)

    針對UltraScale/UltraScale+芯片DFX應(yīng)考慮的因素有哪些(1)

    對于UltraScale/UltraScale+芯片,幾乎FPGA內(nèi)部所有組件都是可以部分可重配置的
    的頭像 發(fā)表于 12-14 16:16 ?651次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應(yīng)考慮的因素有哪些(1)