精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章HDMI字符顯示實驗

FPGA技術專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-25 09:52 ? 次閱讀

原創聲明:

本原創教程由芯驛電子科技(上海)有限公司(ALINX)創作,版權歸本公司所有,如需轉載,需授權并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

實驗Vivado工程為“hdmi_char”。

在HDMI輸出實驗中講解了HDMI顯示原理和顯示方式,本實驗介紹如何使用FPGA實現字符顯示,通過這個實驗更加深入的了解HDMI的顯示方式。

1. 實驗原理

實驗通過字符轉換工具將字符轉換為16進制coe文件存放到單端口的ROM IP 核中,再從ROM 中把轉換后的數據讀取出來顯示到HDMI上。

2.程序設計

字符顯示例程是在HDMI顯示的基礎上增加了一個osd_display的模塊,“osd_display”模塊是用來讀取存儲在Rom ip核里轉換后的字符信息,并在指定區域顯示。程序框圖如下圖所示:

pIYBAGAKL9OAJR1jAAB-JFttXqs841.jpg

2.1在“timing_gen_xy”模塊是根據HDMI時序標準定義了“x_cnt”和“y_cnt”兩個計數器并由這兩個計數器產生了HDMI顯示的“x”坐標和“y”坐標。程序中用“vs_edge”和“de_falling”分別表示場同步開始信號和數據有效結束信號。其原理如下圖所示:

o4YBAGAKL9OAYIrhAABmJ64Do0c337.jpg

信號名稱 方向 說明
rst_n in 異步復位輸入,低復位
clk in 外部時鐘輸入
i_hs in 行同步信號
i_vs in 場同步信號
i_de in 數據有效信號
i_data in color_bar數據
o_hs out 輸出行同步信號
o_vs out 輸出場同步信號
o_de out 輸出數據有效信號
o_data out 輸出數據
x out 生成X坐標
y out 生成Y坐標

timing_gen_xy模塊端口

2.2下面介紹如何存儲文字信息的ROMIP,首先需要生成能夠被XILINX FPGA識別的.coe文件。

首先在工程文件夾下找到“FPGA字模提取”工具。

pIYBAGAKL9SAK-J1AAACGrD-K80325.jpg

雙擊.exe文件打開工具

o4YBAGAKL9SAblV1AAAcg7WxZaI894.jpg

在提取工具的“字符輸入”框中輸入需要顯示的字符,字體和字符高度可以自定義選擇。設置完成后點擊“轉換”按鈕,在界面左下角可以看到轉換后的字符點陣大小,點陣的寬和高在程序中是需要用到

pIYBAGAKL9SAZCf-AAAc4RrSjDo702.jpg

點陣的寬和高這里位144x32,需要跟osd_display程序中定義的一致:

o4YBAGAKL9WABhyEAAAESGgPz9k852.jpg

點擊“保存”按鈕,將文件保存到本例程源文件目錄下,需要注意的是在保存類型下應該選擇Xilinx(*.coe),點擊“保存”按鈕。

pIYBAGAKL9WAOJqqAADGwnCs6qs338.jpg

找到生成的.coe文件打開后可以看到如下:

o4YBAGAKL9aANLuzAAARW82Wc-w776.jpg

調用單端口Rom IP核的過程在前面ROM的使用中已經介紹過,設置為Single Port ROM

pIYBAGAKL9aADrNQAACVuVfQilI361.jpg

在PortA Options欄中設置如下:

o4YBAGAKL9eAfeAAAACHlYHuATA615.jpg

按如下圖添加osd.coe文件(找到前面生成的coe文件),完成后點擊“OK”按鈕:

pIYBAGAKL9iAYj9kAACCDiJFxHA130.jpg

2.3osd_display模塊包含timing_gen_xy 模塊和osd_rom模塊。osd_rom里存儲的字符數據,如果數據為1,OSD的區域顯示ROM中的前景紅色(顯示ALINX芯驛),如果數據是0,OSD的區域顯示數據為背景色(彩條)。

o4YBAGAKL9iAMfKSAAAUpsxg2sw665.jpg

設置區域有效信號,也就是字符顯示在此區域中,起始坐標設置成(9,9),區域大小可以根據字符生成工具設置的區域設置。

pIYBAGAKL9mALSUKAAAZ1sCoESc546.jpg

在ROM的讀地址部分可能很多人不理解,為什么是[15:3],也就是八個時鐘周期才讀出一個數據,這是因為字符的一個點只表示1bit,而ROM的存儲數據寬度是8位,因此需要八個周期取出一個數據,并比較每個bit位的值,將字符一個點轉換成圖像上的一個像素。

o4YBAGAKL9qAeDbTAAAL5h2fwT0434.jpg

信號名稱 方向 說明
rst_n in 異步復位輸入,低復位
pclk in 外部時鐘輸入
i_hs in 行同步信號
i_vs in 場同步信號
i_de in 數據有效信號
i_data in color_bar數據
o_hs out 輸出行同步信號
o_vs out 輸出場同步信號
o_de out 輸出數據有效信號
o_data out 輸出數據

osd_display模塊端口

3.實驗現象

連接好開發板和顯示器,連接方式參考《HDMI輸出實驗》教程,需要注意,開發板的各個連接器不要帶電熱插拔,下載好實驗程序,可以看到顯示器顯示以彩條為背景的字符。開發板作為HDMI輸出設備,只能通過HDMI顯示設備來顯示,不要試圖通過筆記本電腦的HDMI接口來顯示,因為筆記本也是輸出設備。

默認字符顯示的位置在坐標為(9,9),另外用戶可以修改下面的pos_y和pos_x的判斷條件將字符顯示在顯示屏的任意位置:

o4YBAGAKL9uAPi1IAAAKcj8OzpM385.jpg

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1626

    文章

    21665

    瀏覽量

    601828
  • HDMI
    +關注

    關注

    32

    文章

    1662

    瀏覽量

    151655
  • 開發板
    +關注

    關注

    25

    文章

    4943

    瀏覽量

    97192
  • Zynq
    +關注

    關注

    9

    文章

    608

    瀏覽量

    47126
  • MPSoC
    +關注

    關注

    0

    文章

    198

    瀏覽量

    24252
收藏 人收藏

    評論

    相關推薦

    請問Zynq Ultrascale + MPSOC本身是否存在問題?

    你好我們正在考慮在我們的新設計中使用Zynq Ultrascale + MPSOC。我們想在我們的電路板設計中加入HDMI接口。 Zynq
    發表于 10-14 09:17

    如何調試Zynq UltraScale+ MPSoC VCU DDR控制器

      如何調試Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+
    發表于 01-07 16:02

    如何調試Zynq UltraScale+ MPSoC VCU DDR控制器

    如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    發表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    發表于 02-02 07:53

    Xilinx基于ARM的Zynq-7000和Zynq UltraScale+ MPSoC及RFSoC器件是否存在安全漏洞

    本文試圖搞清楚在 Xilinx 基于 ARM 的 Zynq-7000、Zynq UltraScale+ MPSoCZynq
    發表于 06-28 15:53 ?2663次閱讀

    Zynq UltraScale+ MPSoC的發售消息

    Zynq?UltraScale+?MPSoC,現已開始發售。視頻向您重點介紹了Xilinx UltraScale +產品組合的第一位成員
    的頭像 發表于 11-27 06:47 ?3573次閱讀

    ZYNQ Ultrascale+ MPSOC FPGA教程】第十五章 HDMI字符顯示實驗

    HDMI輸出實驗中講解了HDMI顯示原理和顯示方式,本實驗介紹如何使用
    發表于 01-28 06:22 ?14次下載
    【<b class='flag-5'>ZYNQ</b> <b class='flag-5'>Ultrascale+</b> <b class='flag-5'>MPSOC</b> <b class='flag-5'>FPGA</b>教程】<b class='flag-5'>第十五章</b> <b class='flag-5'>HDMI</b><b class='flag-5'>字符</b><b class='flag-5'>顯示</b><b class='flag-5'>實驗</b>

    如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq UltraScale+
    發表于 02-23 06:00 ?15次下載
    如何調試 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?

    【正點原子FPGA連載】第二十五章HDMI方塊移動實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1

    【正點原子FPGA連載】第二十五章HDMI方塊移動實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1
    發表于 11-24 14:36 ?13次下載
    【正點原子<b class='flag-5'>FPGA</b>連載】第二<b class='flag-5'>十五章</b><b class='flag-5'>HDMI</b>方塊移動<b class='flag-5'>實驗</b> -摘自【正點原子】新起點之<b class='flag-5'>FPGA</b>開發指南_V2.1

    【正點原子FPGA連載】第十五章 窗口門狗(WWDG)實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1

    【正點原子FPGA連載】第十五章 窗口門狗(WWDG)實驗 -摘自【正點原子】新起點之FPGA開發指南_V2.1
    發表于 12-05 11:21 ?12次下載
    【正點原子<b class='flag-5'>FPGA</b>連載】<b class='flag-5'>第十五章</b> 窗口門狗(WWDG)<b class='flag-5'>實驗</b> -摘自【正點原子】新起點之<b class='flag-5'>FPGA</b>開發指南_V2.1

    米爾電子zynq ultrascale+ mpsoc底板外設資源清單分享

    米爾電子推出的國內首款zynq ultrascale+ mpsoc平臺核心板(及開發板):MYC-CZU3EG吸引了人工智能、工業控制、嵌入式視覺、ADAS、算法加速、云計算、有線/無線通信等
    發表于 01-07 15:20 ?3次下載
    米爾電子<b class='flag-5'>zynq</b> <b class='flag-5'>ultrascale+</b> <b class='flag-5'>mpsoc</b>底板外設資源清單分享

    ZYNQ Ultrascale+ MPSoC系列FPGA芯片設計

    基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片設計,應用于工廠自動化、機器視覺、工業質檢等工業領域
    發表于 11-02 14:35 ?1555次閱讀

    Zynq UltraScale+ MPSoC中的隔離方法

    電子發燒友網站提供《Zynq UltraScale+ MPSoC中的隔離方法.pdf》資料免費下載
    發表于 09-13 17:11 ?1次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔離方法

    Zynq UltraScale+ MPSoC的隔離設計示例

    電子發燒友網站提供《Zynq UltraScale+ MPSoC的隔離設計示例.pdf》資料免費下載
    發表于 09-13 11:28 ?3次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔離設計示例

    Zynq UltraScale+ MPSoC驗證數據手冊

    電子發燒友網站提供《Zynq UltraScale+ MPSoC驗證數據手冊.pdf》資料免費下載
    發表于 09-15 10:13 ?0次下載
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>驗證數據手冊