精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis準備工程及注意事項

FPGA技術專欄 ? 來源:芯驛電子科技 ? 作者:芯驛電子科技 ? 2021-01-26 09:44 ? 次閱讀

原創聲明:

本原創教程由芯驛電子科技(上海)有限公司(ALINX)創作,版權歸本公司所有,如需轉載,需授權并注明出處。

適用于板卡型號:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 軟件環境

軟件開發環境基于Vivado 2020.1

2. 硬件環境

開發板型號 芯片型號
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批處理下載QSPI Flash

所有的工程目錄下都有個bootimage文件夾,存放了對應的BOOT.bin文件,可將此文件拷貝到Vitis_image_download文件夾,覆蓋原有的BOOT.bin。也可以把BOOT.bin放到SD卡啟動驗證功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夾在course_s2目錄下面,進入文件夾,右鍵點擊program_qspi.bat,打開編輯

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

將program_flash路徑改成自己的軟件安裝路徑,保存并關閉。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

雙擊program_qspi.bat,即可下載BOOT.BIN到QSPI FLASH,建議用JTAG模式下載。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡啟動方法,把BOOT.bin文件拷貝到SD內啟動。

4. 批處理建立Vitis工程

由于Vitis工程編譯后占用空間較大,因此為了節省大家寶貴的時間,我們提供了Vitis工程的批處理tcl腳本,在每個工程下都有個vitis文件夾,里面包含硬件描述文件xx.xsa,以及自動創建工程的腳本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是編輯auto_create_vitis文件夾中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

將黃色框中的xsct.bat路徑換成自己安裝的路徑,路徑為xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再雙擊build_vitis.bat就可以創建工程了

編譯結束,按任意鍵退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打開Vitis軟件,選擇工程路徑,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打開后,關閉Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1620

    文章

    21506

    瀏覽量

    598812
  • 編譯
    +關注

    關注

    0

    文章

    646

    瀏覽量

    32662
  • Zynq
    +關注

    關注

    9

    文章

    604

    瀏覽量

    46996
  • MPSoC
    +關注

    關注

    0

    文章

    194

    瀏覽量

    24187
  • Vitis
    +關注

    關注

    0

    文章

    145

    瀏覽量

    7310
收藏 人收藏

    評論

    相關推薦

    達實智能亮相第十七屆高工鋰電產業峰會

    日前,第十七屆高工鋰電產業峰會將在江蘇常州隆重舉行。達實智能受邀展出了自主研發的核心節能解決方案產品,達實建筑節能事業部總經理謝輝優出席大會,與行業生態合作伙伴展開深度交流。
    的頭像 發表于 09-03 10:21 ?316次閱讀

    先進FPGA的電源設計注意事項(電源設計器121)

    電子發燒友網站提供《先進FPGA的電源設計注意事項(電源設計器121).pdf》資料免費下載
    發表于 08-26 09:27 ?0次下載
    先進<b class='flag-5'>FPGA</b>的電源設計<b class='flag-5'>注意事項</b>(電源設計器121)

    南方測繪亮相第十七屆中國智慧城市大會

    隨著科技的大步向前,智慧城市的時代正在來臨。7月18日,第十七屆中國智慧城市大會在長沙盛大開幕。本次大會以“推動城市全域數字化轉型·促進智慧城市高質量發展”為主題,“政、產、學、研、用”各界齊聚一堂,共話智慧城市應用的廣闊可能性!
    的頭像 發表于 07-22 10:57 ?412次閱讀
    南方測繪亮相<b class='flag-5'>第十七</b>屆中國智慧城市大會

    一個更適合工程師和研究僧的FPGA提升課程

    Suite 1 設計 FPGA; 嵌入式設計課程 02 ● 設計 Zynq UltraScale+ RFSoC; ● 面向軟件開發者的Zynq
    發表于 06-05 10:09

    FPGA的高速接口應用注意事項

    FPGA的高速接口應用注意事項主要包括以下幾個方面: 信號完整性與電磁兼容性(EMC) : 在設計FPGA高速接口時,必須充分考慮信號完整性和電磁兼容性。這要求合理的PCB布局、走線策略和屏蔽技術
    發表于 05-27 16:02

    宏微科技將參加第十七屆上海太陽能光伏與智慧能源展

    2024年6月13日至15日,第十七屆上海太陽能光伏與智慧能源展(SNEC PV+)將在上海國家會展中心盛大舉行。
    的頭像 發表于 05-21 14:23 ?386次閱讀
    宏微科技將參加<b class='flag-5'>第十七</b>屆上海太陽能光伏與智慧能源展

    FMD LINK 使用注意事項

    電子發燒友網站提供《FMD LINK 使用注意事項.pdf》資料免費下載
    發表于 05-06 10:11 ?0次下載

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPG
    發表于 03-18 10:40 ?223次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>系列

    AMD推出Spartan UltraScale+ FPGA系列產品

    AMD公司,全球知名的芯片巨頭,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列產品組合。這一新系列作為AMD成本優化型FPGA、自適應SoC產品家族的最新成員,特別針對成本敏感型邊緣應用進行了優化
    的頭像 發表于 03-07 10:15 ?507次閱讀

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,該系列作為AMD廣泛的成本優化型FPGA和自適應SoC產品組合的最新成員,專為邊緣端各種I/O密集型應用設計。
    的頭像 發表于 03-06 11:09 ?646次閱讀

    FPGA上為FPGA設計PCB的步驟詳解

    FPGA(Zynq? UltraScale+? MPSoC) 上的 Ubuntu 22.04 桌面映像上安裝了各種 EE 設計應用程序(包括 KiCad),并用它設計 PCB。
    的頭像 發表于 02-26 09:04 ?1697次閱讀
    在<b class='flag-5'>FPGA</b>上為<b class='flag-5'>FPGA</b>設計PCB的步驟詳解

    采用UltraScale/UltraScale+芯片的DFX設計注意事項

    采用UltraScale/UltraScale+芯片進行DFX設計時,建議從以下角度對設計進行檢查。
    的頭像 發表于 01-18 09:27 ?717次閱讀
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設計<b class='flag-5'>注意事項</b>

    針對UltraScale/UltraScale+芯片DFX應考慮的因素有哪些(2)

    UltraScale/UltraScale+芯片開始支持BUFG_*、PLL和MMCM出現在動態區,在7系列FPGA中這些時鐘資源只能在靜態區。
    的頭像 發表于 12-21 09:12 ?775次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應考慮的因素有哪些(2)

    針對UltraScale/UltraScale+芯片DFX應考慮的因素有哪些(1)

    對于UltraScale/UltraScale+芯片,幾乎FPGA內部所有組件都是可以部分可重配置的
    的頭像 發表于 12-14 16:16 ?543次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應考慮的因素有哪些(1)

    VGA OUT 的PCB設計注意事項

    VGA OUT 的PCB設計注意事項
    的頭像 發表于 11-23 09:04 ?639次閱讀