作者：李志剛，王明泉，任少卿，楊靜

1 引言

隨著中國機器人產業的迅猛發展，據預測到2010年，市場容量將超過93.1億人民幣。智能移動機器人是在室外環境中，將視頻圖像采集回來之后，按照預先給定的目標任務，結合已知的地理信息做出路徑規劃，在行駛的過程中能夠不斷感知和判斷周圍的環境信息，自主地做出各種決策，隨時調整自身的行駛狀態并執行相應的動作和操作。在這個過程中，視頻采集質量的好壞將直接影響整個系統的運行，是進行后續數字圖像處理的前提條件。因此，必須有高性能的硬件設備和高質量的算法作為基礎，實時視頻采集才成為可能。本文設計并實現了基于FPGA的嵌入式實時視頻采集系統。該系統體積小，功耗低，速度快，適應性好，能夠滿足智能移動機器人視頻信號處理系統的需求。

2 系統基本原理

圖1為系統工作原理框圖，整個系統所需各種芯片的電路連接如下圖所示，由CCD攝像頭輸出模擬視頻信號，經過視頻解碼芯片SAA7111A進行視頻預處理（鉗位、放大、A/D轉換、同步分離等）后輸出圖像數字信號IPD、行同步信號HREF、場同步信號VREF、奇偶場標志信號RST0和13.5MH像素時鐘信號LLC2去驅動FPGA，從而產生正確的圖像采集時序和存儲地址，并將采集的圖像存儲到雙口RAM中。整個系統由視頻采集控制和幀存讀寫控制兩個核心模塊組成，它們的功能都由FPGA來實現。雙口RAM分為幀存A和幀存B兩個存儲區域，實現乒乓式的讀寫操作，能夠完成圖像的實時采集。SAA7111A的配置程序和FPGA采集控制程序存儲在FLASH中，系統上電工作時加載。

圖1 系統工作原理框圖

3 圖像采集系統的構成

3.1 視頻信號

視頻信號中除了包含圖像信號之外，還包括了行同步信號、行消隱信號、場同步信號（幀同步信號）、場消隱信號以及槽脈沖信號、前均衡脈沖、后均衡脈沖等。因而，對視頻信號進行A/D轉換的電路也非常復雜。Philips公司將這些非常復雜的視頻A/D轉換電路集成到了一塊芯片內。從而生產出功能強大的視頻輸入處理芯片SAA7111A，為視頻信號的數字化應用提供了極大的方便。

3.2 SAA7111A 性能及工作協議

SAA7111A是PHILIPS公司的一種增強型視頻輸入處理器芯片，它集A/D與解碼功能于一身，片內還附有鎖相、自動鉗位控制、時鐘自動增益產生、多制式解碼等電路，另外還可對亮度、對比度和飽和度進行控制［2］。既支持PAL電視制式，又支持NTSC電視制式。SAA7111A內部含有I2C接口，可簡潔的通過I2C總線對SAA7111A的工作方式進行設定。SAA7111A的場同步信號VREF、行同步信號HREF、奇偶場信號RST0、像素時鐘信號LLC2都由引腳直接引出，從而省去了以往時鐘同步電路的設計，其可靠性和方便性有了很大的提高。

圖2所示為SAA7111A的功能方框圖。從SAA7111A的四個模擬輸入端AI11，AI12， AI21， AI22輸入的視頻圖像信號，經模擬處理后，一路經A/D轉換器后產生數字色度信號和亮度信號，分別進行亮度信號處理和色度信號處理。亮度信號處理的結果一路送到色度信號處理器，進行綜合處理，產生Y和UV信號，經格式化后從VPO（16位）輸出;另一路進入同步分離器，經數字PLL產生相應的行和場同步信號HS和VS，同時PLL驅動時鐘發生器，產生與HS鎖定的時鐘信號LLC和像素時鐘信號LLC2。所有這些功能均是在I2C總線控制下完成的，其中SCL為串行時鐘信號，SDA為串行數據信號。

基金項目：中國博士后科學基金資助項目（2005038095）;山西省自然科學基金資助項目（20051043）;中北大學科學基金資助項目。

圖2 SAA7111A功能方框圖

SAA7111A的主要特點：

可編程選擇四路視頻輸入的一路或兩路，組成不同的工作模式，在其內部有兩路模擬視頻信號處理通道，可進行靜態增益控制或自動增益控制，還有兩路模數轉換器;

可對芯片編程進行自電平控制、抗混疊濾波、梳狀濾波;

場頻50Hz或60Hz自動檢測，并在PAL和NTSC制之間自動切換;

能對不同輸入制式的亮度信號和色度信號進行處理，并實現亮度、色度和飽和度的片內控制;

提供兩種數據方式供選擇，這兩種數據方式分別是RGB和YUV，可靈活輸出不同的數字圖像數據格式，主要有：4:1：1的YUV格式（12bit ）， 4:2：2的YUV格式（16bit）， 4:2：2的YUV格式［CCIR-656］（8bit）， 5:6：5的RGB格式（16bit）和8:8：8的RGB格式（24bit）;

SAA7111A的工作模式由其內部的控制寄存器決定，需根據不同的視頻標準來配置相應的內部寄存器，即初始化。用戶根據I2C 總線協議，將需要的控制字寫入控制地址即可對SAA7111A進行相應的控制。這些控制包括：圖像數據輸出格式、色彩、明暗、飽和度及各種參考信號的輸出。I2C總線傳送數據的基本時序如圖3所示。

圖3 I2C總線的基本時序

總線上的數據傳輸可以是讀或寫兩種方式，其寫格式為：

其中：S為總線起始信號;Slave Address W為被控器SAA7111的尋址字節;A為被控器應答信號;SubAddres為SAA7111控制寄存器的地址;Data（NB）即控制寄存器的配置參數為總線終止信號。

3.3 FPGA的采集控制原理

SAA7111A的輸出時鐘信號包括LLC（27MHz）和LLC2（13.5MHz），其中LLC2為像素時鐘頻率，每一時鐘對應一個16位像素輸出。行參考同步信號HREF，高電平表示一行的有效像素，為720個LLC2周期。場參考同步信號VREF高電平時表示輸出是有效行圖像，單場是286行;低電平期間為場消隱信號，是26個行周期。RTSO=1時表示輸出為奇數場，RTSO=0時為偶數場。輸入信號FEI為輸出使能信號，為0時允許數據輸出，為1時數據輸出處于高阻狀態。圖4，5分別為采集一行和奇數場圖像的信號時序圖。

圖4 SAA7111A采集一行圖像的時序圖

啟動采集前必須對SAA7111A內部的32個寄存器寫入相應的值。在采集的過程中，僅采集奇場圖像信號而不采集偶場圖像信號。因為只采集奇場信號也能得到穩定的圖像，而可以利用偶場圖像時間等待處理圖像。對有效像素、無效像素、有效行和無效行進行計數，產生RAM的地址、讀寫、選通等控制信號，均由FPGA完成。由于只采奇場圖像，行數也減少為原來的一半，為286行，前后各去掉23行，取中間240行。當RTSO為高電平且VREF上升沿到來時，標志奇數場開始，啟動無效行計數器對HREF信號進行計數，計滿前23行后，啟動有效行計數器，置COUT信號為高電平，且在水平同步信號VREF=1、垂直同步信號HREF=1、奇偶場信號RTSO=1時，啟動無效像素計數器，對LLC2二分頻后的像素時鐘信號進行計數。LLC2二分頻后頻率降為6.75MHz，每行像素點由原來的720點，減少為360點，將其截頭去尾，前后各去掉20個像素，取一行中間的320個像素點，即得到分辨率為320 X 240的一幀圖像。當無效像素計數器計滿前20后，啟動有效像素計數器開始計數，并將數據緩沖器打開，每計一次數，地址發生器加1，產生地址信號，讀寫信號WR，選通信號RAM_SEL，當一幀圖像寫完后，置FLAG信號為低，觸發中斷信號，以便處理器處理圖像。值得注意的是，利用FPGA可以很靈活地控制存入RAM存儲器中的圖像數據量。這里將圖像分辨率設計為320 X 240，實際應用中，可以根據需要靈活設置。

圖5 SAA7111A奇數場采集的時序圖

4 結束語

本文作者創新點：該系統能夠完成對視頻信號的采集，適應性極強的FPGA主要用于控制圖像信號的采集，FPGA除了完成對SAA7111A配置以外，還完成圖像提取處理、圖像存儲地址產生器等功能。由于FPGA的在線可編程特性使該系統變得更加靈活。此外，成熟的編譯環境和FPGA與SAA7111A簡單的外圍電路大大縮短了開發和調試的周期。在未來的FPGA中還可以加入圖像預處理流程，縮短后續處理時間，因此具有較高的推廣價值。實驗表明，系統速度快、可靠性高、實時性好，在視頻采集和圖像處理方面有著很好的應用前景。

責任編輯：gt