導言：這篇為PCIe要提及的時鐘類型作個小鋪墊，可以大致作一個了解，想深入了解可以參考更加細致的文獻。

三種基本的I/O架構

1? 通用時鐘（Common Clock）

2? 前向時鐘（Forward Clock）

3? 嵌入時鐘（Embedded Clock）

?這些I/O架構用于需要不同級別I/O帶寬的各種應用

?處理器可能具有這些I/O類型中的一種或全部

?通常，相同的電路可用于仿真不同的I/O方案以重復使用設計

通用時鐘的I/O架構

?在原始計算機系統中常見

?同步系統（Synchronous system）

?通用總線時鐘控制芯片到芯片的傳輸

?需要等長的走線路徑，以最大程度地減少時鐘偏斜

?數據速率通常限制在0?100Mb（數據可能比較老）

通用時鐘I/O循環時間

通用時鐘I/O限制

?難以控制時鐘偏斜和傳播延遲

?需要嚴格控制絕對延遲以滿足給定的周期時間

?對芯片上電路和電路板布線路徑中的延遲變化很敏感

?由于片上延遲和片外延遲之間的相關性低，難以補償延遲變化

?雖然通常用于片上通信，但應用的速度受限

前向時鐘I/O架構

?通常作為高速傳輸中，TX芯片到RX芯片的前向參考時鐘

?同步系統（Mesochronous system）

?用于處理器內存接口和多處理器通信

?英特爾QPI

?Hypertransport（HT總線）

?需要一個額外的時鐘通道

?“相干”時鐘可實現從低頻到高頻的抖動跟蹤

?需要好的時鐘接收放大器，因為前向時鐘會被通道衰減

前向時鐘I/O限制

?時鐘偏斜會限制前向時鐘I/O性能

?驅動能力和負荷失配

?互連長度不匹配

?低通通道導致抖動放大

?前向時鐘的占空比變化

前向時鐘I/O偏斜校正

?每通道偏移校正可顯著提高數據速率

?采樣時鐘調整為輸入數據眼的中心時鐘

?實施

?延遲鎖定環路和相位內插器

?注入鎖定振蕩器

?相位采集可以是

?基于BER的附加輸入相位采樣器

?基于相位檢測器，并帶有額外的輸入相位采樣器，定期打開電源

前向時鐘I/O電路

?TX PLL

?TX時鐘分配

?復制TX時鐘驅動器

?通道

?前向時鐘放大器

?RX時鐘分配

?去偏斜電路

?DLL/PI

?注入鎖定振蕩器

嵌入式時鐘I/O架構

?可用于同步或準同步系統（mesochronousor plesiochronous systems）

?從輸入數據流中提取時鐘頻率和最佳相位

?持續運行的相位檢測

?CDR實施（應用）（CDR:clock and data recovery）

?基于每個通道的PLL

?雙環帶全局PLL或

?本地DLL/PI

?本地相位旋轉器PLL

嵌入式時鐘I/O限制

?抖動跟蹤受CDR帶寬限制（clock and data recovery）

?技術擴展允許具有更高帶寬的CDR，從而可以實現更高的頻率抖動跟蹤

?一般而言，實現前向時鐘需要更多的硬件（注：原文是，Generally more hardwarethan forward clockimplementations，我聯系上下文自己翻譯的，這里貼出來作為參考）

?額外的輸入相位采樣器

嵌入式時鐘I/O電路

?TX PLL

?TX時鐘分配

?CRD

?基于每個通道的PLL

?雙環帶全局PLL和

?本地DLL / PI

?本地相位旋轉器PLL

?全局PLL需要將RX時鐘分配給各個通道

原文標題：?I/O時鐘架構

文章出處：【微信公眾號：FPGA之家】歡迎添加關注！文章轉載請注明出處。

責任編輯：haq