精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在Vivado中使用SRIO高速串行協(xié)議的IP演示官方例程

電子工程師 ? 來源:FPGA探索者 ? 作者:FPGA探索者 ? 2021-04-15 15:19 ? 次閱讀

FPGA開發(fā)過程中不可避免的要使用到一些IP,有些IP是很復(fù)雜的,且指導(dǎo)手冊(cè)一般是很長的英文,僅靠看手冊(cè)和網(wǎng)絡(luò)的一些搜索,對(duì)于復(fù)雜IP的應(yīng)用可能一籌莫展。

這里以Xilinx為例,在Vivado中使用SRIO高速串行協(xié)議的IP演示如何使用官方例程和手冊(cè)進(jìn)行快速使用,在仔細(xì)閱讀參考官方例程后進(jìn)行一些修改就可以應(yīng)用在實(shí)際項(xiàng)目中。

一、導(dǎo)入IP

點(diǎn)擊“IP Catalog”,選擇要使用的IP,雙擊3處配置IP。

5b12010a-9dac-11eb-8b86-12bb97331649.png

二、配置IP

點(diǎn)擊左上角可以閱讀官方的IP說明手冊(cè)、IP更新信息、常見問題及解決方式。根據(jù)實(shí)際的需求配置IP的參數(shù),如工作時(shí)鐘等。

在“Shared Logic”選項(xiàng)中(SRIO、Aurora、JESD204等使用GT的IP核中常常有此選項(xiàng)),如果選擇“Include Shared Logic inExample Design”(推薦方式),則在IP核外部的示例工程中生成時(shí)鐘、復(fù)位等必要邏輯,且這些邏輯作為共享邏輯,加入使用多個(gè)IP核時(shí),可以共享一些復(fù)位等信號(hào),且這些時(shí)鐘、復(fù)位可以被使用者修改;

當(dāng)選中“Include Shared Logic in Core”(簡(jiǎn)單)選項(xiàng)時(shí),時(shí)鐘、復(fù)位邏輯等邏輯被包含在IP核中,對(duì)其他的IP不可見,這些邏輯也不能被修改(Read-Only)。

5b4b3696-9dac-11eb-8b86-12bb97331649.png

下圖中左邊是“IncludeShared Logic in Example Design”,右邊是“Include Shared Logic in Core”,可見不同配置下IP對(duì)外呈現(xiàn)的時(shí)鐘、復(fù)位和GT的一些引腳是不同的。

5b8fd0a8-9dac-11eb-8b86-12bb97331649.png

三、閱讀手冊(cè)

點(diǎn)擊“Product Guide”可以轉(zhuǎn)到Xilinx的DocNav中,查看、閱讀、下載各FPGA器件手冊(cè)、開發(fā)板資料、IP手冊(cè)。Xilinx官方手冊(cè)和配套例程是最具參考價(jià)值的資料,沒有其他。雖然是英文版,但是借助翻譯軟件及關(guān)鍵詞查找,還是能夠進(jìn)行閱讀。

5bab3a5a-9dac-11eb-8b86-12bb97331649.png

5c2c6efe-9dac-11eb-8b86-12bb97331649.png

四、生成例程

選擇OOC編譯,等編譯完成后,右鍵“Open IPExample Design”,打開IP對(duì)應(yīng)配置下的測(cè)試工程,選擇指定路徑,自動(dòng)打開新生成的測(cè)試工程。

5c3a9bbe-9dac-11eb-8b86-12bb97331649.png

五、閱讀示例工程,仿真分析

工程中包含了時(shí)鐘、復(fù)位及輸入輸出、AXI總線協(xié)議等必要的配置,包含TestBench仿真測(cè)試文件,閱讀分析源碼,仿真查看波形,通過少量更改可以下板測(cè)試,ILA監(jiān)測(cè),參考示例工程,在實(shí)際應(yīng)用中即可使用。

選擇“Include Shared Logic inExample Design”(推薦方式),則在IP核外部的示例工程中生成時(shí)鐘、復(fù)位等必要邏輯,且這些邏輯作為共享邏輯,加入使用多個(gè)IP核時(shí),可以共享一些復(fù)位等信號(hào),且這些時(shí)鐘、復(fù)位可以被使用者修改;

選中“Include Shared Logic in Core”(簡(jiǎn)單)選項(xiàng)時(shí),時(shí)鐘、復(fù)位、GT收發(fā)器配置是包含在IP核內(nèi)部,對(duì)其他的IP不可見,這些邏輯也不能被修改(Read-Only),不對(duì)外呈現(xiàn)。

運(yùn)行仿真即可查看波形,加入內(nèi)部信號(hào)的波形到窗口,可以分析內(nèi)部的信號(hào),包括物理層PHY、協(xié)議層LOG等多個(gè)信號(hào)。(加入內(nèi)部信號(hào)的方式可以參考matlab與FPGA數(shù)字濾波器設(shè)計(jì)(6)—— Vivado 中使用 Verilog 實(shí)現(xiàn)并行 FIR 濾波器/截位操作)

其余 IP 類似使用,多閱讀官方的IP手冊(cè)和例程。

原文標(biāo)題:如何使用Xilinx官方例程和手冊(cè)學(xué)習(xí)IP核的使用,以高速接口SRIO為例

文章出處:【微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598972
  • Xilinx
    +關(guān)注

    關(guān)注

    70

    文章

    2137

    瀏覽量

    120397

原文標(biāo)題:如何使用Xilinx官方例程和手冊(cè)學(xué)習(xí)IP核的使用,以高速接口SRIO為例

文章出處:【微信號(hào):HXSLH1010101010,微信公眾號(hào):FPGA技術(shù)江湖】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    TCP IP協(xié)議屬性設(shè)置中的IP配置

    現(xiàn)代網(wǎng)絡(luò)中,TCP/IP協(xié)議是基礎(chǔ)架構(gòu)的重要組成部分。掌握TCP/IP協(xié)議屬性設(shè)置中的IP配置
    的頭像 發(fā)表于 07-23 10:10 ?318次閱讀

    是否可以在網(wǎng)狀演示中使用DNS而不是服務(wù)器的IP地址?

    尊敬的用戶: 請(qǐng)您告訴我是否可以在網(wǎng)狀演示中使用DNS而不是服務(wù)器的IP地址? 問候
    發(fā)表于 07-12 07:26

    FPGA的SRIO接口使用應(yīng)注意的事項(xiàng)

    ,并使用正確的連接線將它們連接起來。 按照規(guī)格書的要求進(jìn)行連接,確保連接的穩(wěn)固性和可靠性。 FPGA和通信設(shè)備上配置SRIO接口的軟件驅(qū)動(dòng)程序和相關(guān)設(shè)置,確保兩端的通信協(xié)議和參數(shù)設(shè)置一致
    發(fā)表于 06-27 08:33

    高速串行通信協(xié)議都有哪些

    高速串行通信協(xié)議是現(xiàn)代電子設(shè)備中用于數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)。這些協(xié)議各種應(yīng)用中發(fā)揮著重要作用,如計(jì)算機(jī)、移動(dòng)設(shè)備、網(wǎng)絡(luò)設(shè)備等。以下是一些常見的
    的頭像 發(fā)表于 05-31 16:11 ?697次閱讀

    高速串行通信協(xié)議詳解

    隨著信息技術(shù)的飛速發(fā)展,數(shù)據(jù)通信已成為現(xiàn)代社會(huì)不可或缺的一部分。在數(shù)據(jù)通信中,串行通信作為一種基本的通信方式,以其獨(dú)特的優(yōu)勢(shì)各個(gè)領(lǐng)域得到了廣泛應(yīng)用。特別是高速數(shù)據(jù)傳輸領(lǐng)域,
    的頭像 發(fā)表于 05-16 16:45 ?567次閱讀

    交換板設(shè)計(jì)方案原理圖:473-SRIO_Switch_Gen2_ZD交換板卡

    SRIO_Switch_Gen2_ZD交換板卡為基于IDT?SRIO?Gen2系列SRIO交換芯片,采用CPCI-ZD平臺(tái)架構(gòu)的數(shù)據(jù)交換板??梢詾?b class='flag-5'>高速實(shí)時(shí)信號(hào)處理任務(wù)提供可靠保障。
    的頭像 發(fā)表于 05-13 11:40 ?547次閱讀
    交換板設(shè)計(jì)方案原理圖:473-<b class='flag-5'>SRIO</b>_Switch_Gen2_ZD交換板卡

    電力系統(tǒng)中使用的協(xié)議有哪些?

    電力系統(tǒng)中使用的協(xié)議有很多種,下面列舉幾種常見的: 1. MODBUS協(xié)議:MODBUS是一種串行通信協(xié)議,適用于連接控制設(shè)備和智能傳感器,
    的頭像 發(fā)表于 04-30 14:13 ?506次閱讀

    srio交換芯片屬于什么種類

    SRIO交換芯片屬于高速網(wǎng)絡(luò)通信芯片的一種,具體來說,它們是基于RapidIO(快速輸入輸出)技術(shù)的串行通信芯片。RapidIO是一種用于高性能嵌入式系統(tǒng)的互連技術(shù),它支持多種通信協(xié)議
    的頭像 發(fā)表于 03-21 16:33 ?612次閱讀

    srio交換芯片是什么?srio交換芯片的原理和作用

    SRIO(Serial RapidIO)交換芯片是一種高性能的通信芯片,專門設(shè)計(jì)用于實(shí)現(xiàn)基于SRIO協(xié)議的數(shù)據(jù)交換和傳輸。SRIO是一種點(diǎn)對(duì)點(diǎn)串行
    的頭像 發(fā)表于 03-16 16:40 ?2864次閱讀

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP核的使用

    本文介紹一個(gè)FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)
    的頭像 發(fā)表于 12-12 09:19 ?1789次閱讀
    FPGA優(yōu)質(zhì)開源模塊-<b class='flag-5'>SRIO</b> <b class='flag-5'>IP</b>核的使用

    Vivado創(chuàng)建不包含源文件的IP

    有時(shí)候我們想?yún)⒖?b class='flag-5'>官方的源碼,但是有些IP怎么也找不到官方的源碼,具體原因是什么呢?
    的頭像 發(fā)表于 12-06 09:01 ?874次閱讀
    <b class='flag-5'>Vivado</b>創(chuàng)建不包含源文件的<b class='flag-5'>IP</b>

    FPGA實(shí)現(xiàn)基于Vivado的BRAM IP核的使用

    定制的RAM資源,有著較大的存儲(chǔ)空間,且日常的工程中使用較為頻繁。BRAM以陣列的方式排布于FPGA的內(nèi)部,是FPGA實(shí)現(xiàn)各種存儲(chǔ)功能的主要部分,是真正的雙讀/寫端口的同步的RAM。 本片
    的頭像 發(fā)表于 12-05 15:05 ?1260次閱讀

    體驗(yàn)紫光PCIE之使用官方驅(qū)動(dòng)Windows下進(jìn)行DMA讀寫操作/PIO讀寫操作

    的PICE驅(qū)動(dòng)是最佳選擇。 官方也提供了一個(gè)Windows的驅(qū)動(dòng)例程,該例程能夠完成PCIE的DMA讀寫操作和PIO內(nèi)存讀寫操作,但是該驅(qū)動(dòng)并未完全適配
    發(fā)表于 11-17 14:55

    FPGA新IP核學(xué)習(xí)的正確打開方式

    方式 1、導(dǎo)入IP Vivado中,點(diǎn)擊左側(cè)導(dǎo)航欄中的“IP Catalog”,輸入關(guān)鍵詞搜素要使用的IP,比如fifo,雙擊進(jìn)行配置
    發(fā)表于 11-17 11:09

    基于FPGA的Aurora 8b10b光通信測(cè)試方案

    本文開源一個(gè)FPGA高速串行通信項(xiàng)目:Aurora 8b10b光通信。7 Series FPGAs Transceivers Wizard IP是Xilinx官方7系列FPGA的
    的頭像 發(fā)表于 10-01 09:48 ?6019次閱讀
    基于FPGA的Aurora 8b10b光通信測(cè)試方案