原文來自公眾號：硬件工程師看海

公眾號后臺回復：LDO仿真文件

1. 前言

目前市場上無論什么電子產品，只要涉及到電就必須用到電源，電源的分類有很多種，比如開關電源、逆變電源、交流電源等等。在移動端消費類電子產品中，常用的有DCDC電源和LDO電源兩種，DCDC的優點是效率高，但是噪聲大；LDO正相反，它是效率低，噪聲小。

"LDO仿真文件" 已更新到公眾號后臺

這兩種電源具體在什么場景下使用不能一概而論，通常而言，對于噪聲不太敏感的數字電路多可以優先考慮DCDC，而對于模擬電路，由于對噪聲比較敏感，可以優先考慮LDO。

目前由于技術的進步，DCDC的噪聲已經可以減小很多了，但是相比于LDO還是稍遜一籌，今天我們來討論下LDO的基本工作原理，仿真一個簡單的LDO模型，介紹一下LDO使用過程中的相關注意事項。

2. LDO分類

常見的LDO是由P管構成的，由于LDO效率比較低，因此一般不會走大電流。針對某些大電流低壓差需求的場合，NMOS LDO應運而生。下圖是PMOS和NMOS LDO的系統框圖對比。我們暫且忽略系統的傳遞函數，把目光集中到LDO調節穩定的工作過程，下面我們就著重來介紹下PMOS LDO的基本工作原理。

3. PMOS LDO基本原理

下面是一個PMOS LDO最基本結構框圖。我們可以看到LDO主要由PMOS、運放、反饋電阻和基準參考電壓構成。LDO主要工作流程是將輸出電壓通過分壓電阻分壓，Va和基準參考電壓做比較，通過運放輸出Vg來調節輸出，反饋回路已用紅色軌跡標識出，具體原理分兩個方面詳細介紹。

A．反饋回路

當Vout由于負載變化或其他原因電壓下降時，兩個串聯分壓電阻兩端的電壓也會下降，進而A點電壓下降，A點的電位和Vref電位相比較，誤差放大器會減小它的輸出，使得G電位下降，Vs電壓不變，進而使得|Vgs|的壓差增加（我們用Vgs和Vds的絕對值描述PMOS更直觀），輸出電流Isd會增加，輸出電流Isd增加就會使得Vout上升，完成一次反饋控制，使得Vout又回到正常電位，。

總結過程如下：

Vout↓——>Va↓——>Vg↓——Iout↑——>Vout↑

B. PMOS驅動的反饋

上面的描述中有兩個地方格外介紹下，其一是，當A小于Vref時，G點的電位就會減小，通俗點理解，運算放大器總是傾向于使得+-輸入端的電壓相等，因此，當A小于Vref時，運放就會減小輸出，以后我會用最淺顯的語言專門介紹運放“虛短虛斷”概念的由來和應用。

另一點是，G電位下降后為什么Iout就上升呢？這就涉及到PMOS工作狀態，下圖是PMOS的輸出特性曲線，或者叫做伏安特性曲線，是PMOS本身的一個特性，根據G、D、S電壓不同，MOS會工作在不同的區域，即可變電阻區，飽和區(恒流區)，截至區。LDO中的MOS是工作在恒流區的。

順著下圖綠色箭頭指示方向|Vgs|逐漸上升，|Id|跟著|Vgs|上升而上升，而這段區域內不管Vds怎么變換Id基本不變，換句話說，恒流區內，Id只受Vgs控制，因此基于MOS的放大器有時也被叫做跨導放大器。這就是PMOS LDO工作原理的核心部分。

為方便描述，我們將兩個圖片放到一起講。

繼續上文：若Vout異常降低，Vin不變，則Vout-Vin=Vd-Vs=Vds，|Vds|上升(Vds<0)，在輸出特性曲線中體現為，由狀態工作點C轉移到D。緊接著反饋回路開始發揮作用，由于Vout下降，則Va降低，運放會使得Vg下降，Vg-Vs=Vg-Vin=Vgs，|Vgs|也上升(Vgs<0)，在|Vgs|驅動下Iout會慢慢上升，在輸出特性曲線恒流區內體現為MOS從狀態工作點C向狀態工作點D，當Iout=Id隨著Vgs上升時，Vds慢慢減小，最終Vout又上升回來，完成了一次完整的反饋控制。

4. LDO模型簡單仿真

仿真文件已上傳公眾號

下圖是使用multisim仿真的電路，LDO為5V轉3.3V，當輸出變化時，會通過A點反饋至MOS的G極，進而調節輸出。

下圖是LDO輸出的電壓和電流波形，紅色是電壓，綠色是電流。

---------------------分割線---------------------

往期干貨：

華為海思軟硬件開發資料

鋰電池常見參數你知道幾個？

電感參數有哪些？怎么選擇電感？

工程師必須知道的LDO工作原理

怎么選擇BUCK降壓電源的電感？