在 7 系列中實現數字電路的與、或、非等邏輯是通過 6 輸入的查找表實現的。LUT 有 6 個輸入(A1~A6)和 2 個輸出(O5~O6)。在一個 Slice 中,四個 LUT 分別是 A,B,C,D。
一個 6 輸入 LUT 使用:
A1~A6 輸入
O6 輸出
兩個 5 輸入或者更少使用:
A1~A5 輸入
A6 輸入為高
O5 和 O6 輸出
這里小編需要說明的是,這些 LUT 輸出相當于真值表值,所以學會數字電路這里理解起來就很方便。
在芯片上表現如下圖
實際工程中綜合后網表中表現如下圖
當 LUT6 作為兩個 5 輸入 2 位輸出時,A6 被強行寫為1,MUX 選擇一個 LUT5 的輸出結果到 O5,另一個 LUT5 的輸出結果到 O6。
當 LUT6 作為 6 輸入,1位輸出時。一個 LUT5 存放 A6 = 0 時的結果,另外一個 LUT5 存放 A6 = 1 時的結果,通過 MUX 可以組成 LUT6 輸出 O6。
除了基本的 LUT 之外, Slice 還包含三個選擇器:F7AMUX, F7BMUX, 和 F8MUX。
F7AMUX 用來產生 7 輸入的功能,它的輸入來源于 LUT A 和 LUT B。
F7BMUX 用來產生 7 輸入的功能,它的輸入來源于 LUT C 和 LUT D。
F8MUX 用來產生 8 輸入的功能,它的輸入來源于 F7AMUX 和 F7BMUX 。
編輯:jq
-
數字電路
+關注
關注
193文章
1579瀏覽量
80181 -
LUT
+關注
關注
0文章
49瀏覽量
12449 -
Mux
+關注
關注
0文章
38瀏覽量
23308
原文標題:Look-Up Table(LUT)
文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論