隨著高速集成工藝技術的發展，鎖相頻率合成器的集成化程度已大大提高。目前已出現了一系列將高速前置合頻器集成在片內的單片集成頻率合成器芯片。例如美國Motorola公司的MC145190／191／192、MC145200／201和日本富士通的MA101XT、MB1501／1504系列等等。片內高速換模前置分頻器通常為固定÷64／65或÷32／33，工作頻率可達500MHz～2GHz。集成單片PLL頻率合成器芯片給頻率合成器的電路設計帶來了極大的方便，而且實現了電路結構的小型化，因此被廣泛用在個人移動通信手機、無繩電話和車載移動通信手機中。

下面就Motorola公司的1.1GHz單片頻率合成器芯片MC145190／191／192的性能結構和電路設計作介紹。

1 MC145190／191／192的結構特點和引腳功能

MC145190／191／192是帶有串行口的最高合成頻率可達1.1GHz的單片集成鎖相合成器芯片。由于片內采用了面向字節的特有體系結構，因而使其內部編程變得非常容易。由于內部寄存器使用了專門設計的性能優良的箝位寄存器，使得這三個寄存器的數據隨機存取不

需要地址控制位即可完成。頻率合成器頻率的切換可通過Din、CLK、ENB三個串行口，把數據傳給24位箝位寄存器A來實現。同時，還允許箝位寄存器C關閉不使用的輸出口，以減少系統噪聲和接口引入噪聲。接口對SP1和MICROWIRETM均兼容。

MC145190／191／192的片內功能框圖如圖1所示。由圖中可知，該器件片內專門安排的三個箝位寄存器分別為：24位箝位寄存器A、16位箝位寄存器R和8位箝位寄存器C。其中24bit A寄存器存儲A、N計數器數據和控制數據，16bit R計數器存儲÷R參考分頻器和晶振控制數據，而8bit C寄存則存儲控制數據。分頻數據和控制數據通過時鐘口CLK、數據口Din和使能口ENR經由邏輯控制單元串行送入這三個箝位寄存器。這種器件備有雙端頻率相位檢測輸出ΦR、ΦV和單端頻率相位檢測電流泵輸出PDout的兩種鑒相輸出方式。這兩種相位檢測輸出均有線性傳輸特性，不存在鑒相死區。但單端鑒相輸出的最大電流由Rx管腳到地的外接電阻決定。

參考頻率可支持外加晶振產生或直接由REFin端輸入，然后經可配置的4分頻器后送入13bit的可編程÷R參考分頻器，獲得所需分辨率fR。輸入頻率由fin或fin端輸入，最高頻率為1.1GHz，輸入幅度為200mVP－P。經片內輸入放大器INPUTAMP放大后送入÷64／65雙模分頻器分頻，然后進入A和N計數器，所以fin和fv之間的分頻比為N64＋A。

此外，芯片還具有兩個通用數據輸出口Output A和OutputB。其中Output A當定義為DATAOUT時，可允許芯片級聯使用，而Output B則為漏極開路輸出口。

Pin12= VCC輸入放大器和64／65電源 Pin14= VDD總電源

Pin5= VPD PDA和PDB電源 Pin7 = GND 地

圖1 MC145190／191／192內部功能框圖

MC145190的VDD為8 ～ 9.5V，MC145191的VDD為4.5 ～ 5.5V，MC145192的VDD為 2.7 ～ 5V。它們的串行口最高送數速率可達4Mbps，因此可以實現高速跳頻送數。

MC145190／191／192的封裝有20腳貼片封裝式和雙列直插式封裝兩種，其引腳功能圖如圖2中所示。由圖中可知，這20只引腳可分為5類：2只參考信號引腳REFin和REFout，7只回路引腳fin、fin′、PDout、Rx、ΦR、Φv和LD，5只數字接口引腳Din、CLK、ENB‘、Output A和Output B，2只檢測引腳TEST1和TEST2，4只電源引腳VDD、VCC×VPD和GND。

REFin 和REFout引腳為Pin20和Pinl，這兩個引腳可作為外接晶體或輸入參考信號使用。其功能模式有晶體模式和參考模式兩種，模式控制由R寄存器中的R13、R14、R15控制位來實現。

R13、R14、R15控制位的數據格式，示于圖3的R寄存器數據存取和格式圖中。當R13、R14、R15為八進制1狀態，即001時，為外接晶振工作模式，當R13、R14、R15為八進制3狀態，為參考頻率輸入模式，且REFout=REFin。

其他4、5、6、7分別為REFout=FEFin／2，REFout=REFin／4，REFout=REFin／8，REFout=REFin／16等模式。

Din（Pin19）串行數據輸入腳、CLK（Pin18）串行口時鐘輸入腳和ENB′（Pin17）串行使能端輸入等組成串行數據輸入口，ENB′低電平有效。即ENB′由高電平變為低電平時，時鐘CLK信號的上升沿將Din端的串行數據逐位移入相應的寄存器。

Output A（Pin6）可編程數據輸出端口。該引腳可作為fR或fv的輸出口，也可以用作數據輸出端口。其功能由A寄存器的最高兩位A23、Ａ22決定，A23、A22控制位的數據格式示于圖4的A寄存器數據存取和格式。圖中：A23 =A22=1時，OutputA作fR輸出口，這時的fR是晶振頻率的13位R計數器的分頻緩沖輸出。因此，測知fR值就可確定R計數器的計數值。由于鑒相器的最高工作頻率為2MHz，所以fR必須低于2MHz。

A23=1、A22=0時，Output作fv 輸出口，這時的輸出頻率fv 是輸入頻率fin的（N*64＋A）分之一，同樣要求fv小于2MHz。

A23=0，A22=1時，Output A作數據輸出口。這是個24位移位寄存器的串行輸出口，在時鐘脈沖的上升沿逐個輸出串行數據，這種方式用以多個器件級聯工作。

A23=0，A22=0時，Output A作微機控制端口的擴展口用，信號在C寄存器的port位C1=0時端口為低，C1=1時端口為高。

OutputB（Pin15）漏極開路數字信號輸出口，可以用作MCU端口的擴展口。該端口受C寄存器中的outB位C0的控制，C0=0時信號為低，C0=1時端口處高阻狀態，這時可外接一個上拉電阻，使其輸出電平拉到小于或等于VPD范圍內的某個值。

fin 和fin′ （Pin11、10）頻率輸入引腳，輸入幅度為200mVPP，最高頻率1.1GHz，采用1000PF電容耦合輸入。若只用fin腳輸入時，fin′必須通過1000PF電容耦合到地。

PDout和ΦR、ΦV（Pin16和Pin3、4）分別為單端鑒相輸出和雙端鑒相出。MC145190／191／192的鑒相器與MC145146的鑒相功能基本相同，但PDout的流入流出電流可通過C寄存器中的C3、C2位控制（見圖4（a）C寄存器數據格式圖），而且還可以通過Rx端（Pin8）外接電阻Rx調節。

Rx（Pin8）外接電阻引腳。外接電阻值結合C寄存器C3、C2確定PDout注入流出電流值，當C3=C2=1時，PDout可得到最大電流。對MC145191Rx的最佳值選擇在18k～40kΩ之間，這時PDout的流入流出電流在1～2mA范圍內。

LD（Pin2）環路鎖定指示端口，輸出電平在地或VDD之間變化。環路鎖定時，LD端口輸出為高阻電平加窄脈沖信號。

TEST1（Pin9）雙模前置分頻器÷64／65模式控制信號入口端。當TEST1為低電平時，雙模前置分頻器按÷65分頻；當TEST1為高電平時，則按÷64分頻。

TEST2（Pin13）前置分頻器÷64／65輸出端口，輸出頻率應為輸入頻率fin的1／64或1／65。

VDD（Pin14）器件CMOS數字部分供電引腳，對MC145191，VDD= 4.5 ～ 5.5V。

VCC（Pin12 ）器件RF放大器和雙模前置分頻器÷64／65的供電引腳，對MC145191，

VCC=4.5 ～ 5.5V。

VPD （Pin5）為鑒相器PDA、PDB的供電引腳，對MC145191，VPD= 4.5 ～ 5.5V。

GND（Pin7）為公共接地端。

2 MC145190／191／192的數據格式與編程

MC145190／191／192的C、R、A寄存器均為箝位寄存器，數據流的輸入不需要地址和控制信號，而是由數據流的字長度來決定輸入到哪個寄存器。8個時鐘周期的數據流移入C寄存器，16個時鐘周期的數據流移入R寄存器，24個時鐘周期的數據流移入A寄存器。數據流按高位順序先移入，而C、R、A的有效位則按低位順序計算。

R寄存器的存取和數據格式如圖3所示。高位R15、R14、R13的控制功能如圖中所示，低位R0 ～ R12為13位R計數器的數據內容，R=0～8191。

C寄存器為8位控制寄存器，數據格式如圖4（a）中所示。

C7－POL位用以選擇鑒相器的輸出極性。當C7=1時，PDout輸出反極性，且ΦR和Φv互換功能；C7=0時，PDout輸出正極性，且ΦR和Φv功能不變。

C6－PDA／B位用以選擇鑒相器PDA或PDB：C6=1時選用PDA，而PDB則禁止；C6=0時則選用PDB，PDA這時被禁用。

C5－LDE位為環路鎖定指示檢測位，該位通常置“0”。C4－STBY位用以控制器件處于睡眠備用狀態，可節省功耗。

C4=1時，PDout和ΦR、Φv均處高阻狀態，且Rx電流關斷，A、N、R計數器停止計數，這時器件處于睡眠備用狀態；C4=0時，PDout和ΦR、Φv，以及A、N、R計數器進入正常工作狀態。

C3、C2位用以控制PDout流入流出電流的大小，當這兩位均置高位“1”時，可得到最大電流100%。PDout電流的大小步長還受C1－port數據控制。當OutputA不作數據端口使用時〔通過A寄存器中的A23、A22位置數控制，見圖4（b）A寄存器存取和數據格式圖〕。

C1=0， 則PDout按10%步長變化電流，C1=1， 則PDout按25%步長變化電流。OutputA用作數據端口使用時，則C1決定OutputA的狀態，C1=1， 則Output A為高，C1=0， 則Output A為低。

C0－outB位決定Output B的狀態，C0=1時Output B為高，C0=0時Output B為低。

A寄存器的數據格式如圖4（b）中所示，A寄存器為24位箝位寄存器。其中高4位為控制碼，A23、A22確定OutputA的輸出功能，A21

、A20為內部邏輯控制碼，必須都置“1”。A0～A7為8位脈沖吞除計數器的數據碼A=0～255，A8～A11為12位主計數器N的數據碼N=5～4095，N禁止小于5。顯然N計數器的容量大于A計數容量。在環路設計時，也必須是N＞A。

3 應用設計舉例

采用MC145109／191／192設計單環頻率合成器時，必須外接環路濾波器和配上一只相應的壓控振蕩器VCO。外接環路濾波器的結構如圖5所示，圖5（a）適用于PDA，即接于PDAout輸出端，這時環路設計關系式為KΦ·KVCO=ωn2 * MC和2ζ=ωnRC，式中M為環路分頻比。

圖5（b）適用于PDB，這是一個有源濾波器，環路設計關系式為KΦＫVCO=ωn2MCR1和2ζ=ωnR2C。

采用PDA的PDout輸出圖5（a）時，鑒相增益KΦ=Ipout／2πA／rad。Ipout為PDout的流入流出電流，前面已指出由C寄存器控制碼和Rx確定其值。

若采用PDB的圖5（b）有源濾波器時，KΦ=VPD／2πV／rad。

下面以移動通信GSM頻段頻率合成器為例，介紹MC145191的應用設計方法。移動通信GSM標準的合作頻段為935～960MHz和890～915MHz，雙工間隔為45MHz，頻道間隔為200kHz，換頻時間小于5ms。以935～960MHz頻段為例，該頻率合成器的VCO應滿足的頻率范圍為：

2f0min－f0max=2*935－960=910MHz，

2f0max－f0min=2*960－935=985MHz

變容管的控制電壓調諧范圍為1～5.5V，則壓控靈敏度為：

K0 =（985－910）/（5.5－1） = 17*106（Hz／V）=2π*17*106（rad／s／V）

頻率合成器的原理圖如圖6中所示。

單環頻率合成器的頻率間隔△f0=fR=200kHz，圖中采用10MHz晶振。R寄存器的R15、R14、R13置成001，REFin？和REFout？為外接晶振功能，所以÷R計數器的分頻比為：

NR = （fosc / fR） = （10*106） /200*103 = 50

將50化為二進制數，即就是13位R計數器R0～R12的數碼。環路可編程序分頻比M

為：

M1 = （ f01 / fR） = （ 960 / 0.2 = 4800

M2 = （ f02 / fR） =（935 / 0.2 = 4675

環路程序分頻器采用換模吞除計數方式，所以有：

M = PN＋A

的關系。其中N為主計數值，A為吞除脈計數值，P為高速前置分頻器的模值，MC145191中P=64。若以M2=4675為例，由上述關系可確知：

N = 73，A = 3，即M = PN＋A = 64*73＋3 = 4675。

將A=3，N=73化為二進制數值，即就是A0 ～A7、A8 ～A19的數據碼值。其他環路分頻比的M值均可以用此方法來確定A0 ～ A19這20位數據值，從而實現編程置數。

鑒相器采用PDA，C寄存器的C6=1，鑒相增益KΦ=Ipout／2πA／rad。為得到最大100%的流入流出電流，C寄存器中的C2=C3=1，Rx取18kΩ，PDout流入流出電流約2mA，即KΦ=2*10-32πA／rad。

壓控振蕩器的壓控特性為正向控制特性，所以希望PDout輸出正極性，即C7=0，按10%步長變化電流，即C1=0。所以C寄存器中C7～C0為“01001100”控制碼狀態。

合成器的輸出頻率在935～960MHz，跨度為25MHz。由上述可知，環路可變分頻比在4800～4675范圍內變化。顯然，這時鎖相環路的ζ和ωn也將是可變的，這種變化將直接影響頻率合成器的瞬間特性。為保證合成器性能，通常阻尼系數ζ用ζ=0.707來進行環路設計，當然為使環路滿足快速換頻特性，也可以放寬到≤1來進行設計。ζ=0.707以后，環路的上限頻率ωH ≈ ωn。

考慮環路對鑒相波紋的抑制作用，通常要求ωH ≤ （ 1/5）*ωn，

即ωn ≤ （ 1/5*ωR = 0.2 * 2π * 200 * 103（rad／s）。

由于采用PDA鑒相器，環路濾波器接于PDout端口，如圖6中所示。環路設計關系為：

KΦKVCO= ωn2MC和2ζ=ωnRC，即：

C = KΦKVCO / ωn2M

R=2ζ／ωnR

式中M取環路可變分頻比中心值，

即M = （ 1 / 2）（M1＋M2）= （ 1 / 2）（4800＋4675） = 4737.5。

所以

有C = （2*10－3／2π*46.7*106）／（（1 / 5）*2π*200*103）2 ×4737.5 = 311.42 PF

R=（2*0.707）／（1 / 5）*2π*200*103×311.42×10－12=18.3 kΩ

實踐中C可以取330PF，R可取18kΩ接入電路中。

環路鎖定時間可以用下式進行估算：

ts = （ 4 / ζ*ωn） = 22.5 μs

考慮是串行送數置數，以及微機指令時間在內，則頻率合成器的頻率切換時間tp＜1ms是完全可以做到的。

責任編輯：gt