精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

3DIC提供理想平臺為后摩爾時代追求最佳PPA

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2021-09-03 10:17 ? 次閱讀

3DIC架構并非新事物,但因其在性能、成本方面的優勢及其將異構技術和節點整合到單一封裝中的能力,這種架構越來越受歡迎。隨著開發者希望突破傳統二維平面IC架構的復雜度和密度限制,3D集成提供了引入更多功能和增強性能的機會,同時可滿足尺寸限制與成本要求。

3D結構有許多優點,例如性能通常由訪問內存所需的時間和功耗決定。通過3D集成,存儲器和邏輯電路可以集成到單個3D堆棧中。這種方法通過微間距互連大大增加了內存總線的寬度,同時通過縮短互連線路減少了傳播延遲。這種連接可以使3D設計的內存訪問帶寬達到幾十Tbps,而領先的2D設計帶寬僅能達到數百Gbps。

從成本角度講,配有不同部件的大型系統在芯片實現方面有多種優點。異構集成并不是將整個芯片放置在最復雜或最昂貴的技術節點上,而是針對系統的不同部分使用“恰當”節點。例如,先進節點僅用于系統的關鍵部分,而成本較低的節點則用于不太關鍵的部分。

增加垂直維度改變了集成電路設計策略

由于設計必須從3D角度考慮,而不是僅考慮典型2D平面設計的x、y,因此,必須增加z維度進行全面管理——從架構設計到邏輯驗證和路由連接——包括凸塊和通硅孔(TSV)、熱量和電源分配網絡(PDN)的新權衡(例如基于中介層與3D堆棧、邏輯內存與內存邏輯,以及混合鍵合與凸塊),優化PPA仍然是一個關鍵指導因素。然而,由于3DIC的出現實現了立方毫米優化,因為不僅僅考慮兩個方向,而且在所有的權衡決策中還必須考慮垂直維度。

更為復雜的是,3DIC的集成度更高,傳統電路板和手工封裝技術已經不合時宜,例如高速互連的凸塊布局和定制布局,這導致了額外的瓶頸出現。最重要的是,以前不同學科之間的相互依賴性現在則需要在聯合設計方法(人員和工具)中予以考慮,這涉及到設計IP、芯片封裝、架構、實現和系統分析等所有階段。

采取芯片優先的方法

盡管采用與印刷電路板(PCB)設計類似的方式考慮3D架構似乎是一種顯而易見的選擇,但3DIC最好采用芯片優先的方法——即優化(整個芯片的)設計IP并共同設計芯片系統和封裝方法。在3DIC方法中,新思科技正在將IC設計的關鍵概念和創新成果引入3DIC領域。這需要考察3DIC的各個方面,例如架構設計、將高度自動化能力引入手動任務中、擴展解決方案以支持高級封裝的高集成度,以及將簽核分析集成到設計流程中。

3DIC將封裝(過去采用類似PCB的工具進行管理)與芯片集成在一起。PCB工具沒有連接在一起,無法適應規模和工藝的復雜性。典型的PCB中可能有10,000個接點。但在復雜的3DIC中,接點數量很快會達到數十億,規模遠遠超出了過去以PCB為中心的方法所能管理的范圍。對于以IP優化方式堆疊的裸晶,現有的PCB工具無法提供幫助。此外,PCB工具不能利用RTL或系統設計決策。現實情況是,單一的設計工具不可能處理3DIC的所有方面(IP、芯片、中介層、封裝),這對完整堆棧的組裝和可視化提出了迫切的需求。

新思科技3DIC Compiler作為一個為3DIC系統集成和優化而構建的平臺可以做到這些。該解決方案專注于多芯片系統,如硅片上芯片中介層(2.5D)、晶片上芯片、晶片上晶片、芯片上芯片和3D SoC。

PPA三要素

通常,在想到大型的復雜SoC時,首先考慮優化的是面積。芯片開發者希望在芯片中集成盡可能多的功能,并提供盡可能高的性能。但隨后,所需的功耗和熱量始終要符合要求,特別是在移動、可穿戴AR和物聯網等應用領域(在數據中心的高性能計算等領域也越來越重要,因為總體能耗也是優先考慮的事項)。實現3D結構使開發者能夠持續增加產品的功能,而不會超過占位面積和高度的限制,同時還降低芯片成本。

但是,單獨的工具只能解決設計3DIC時的部分復雜挑戰。這就形成了巨大的設計反饋回路,無法及時將這些反饋整合在一起,形成每立方毫米最佳PPA的最佳解決方案。在多裸晶環境中,必須對整個系統進行分析和優化。孤立地對單個裸晶進行功耗和熱量分析是不夠的。更有效的解決方案是采用統一的平臺,將整個系統的信號、功耗和熱量分析整合到單個緊密耦合的解決方案中。

這正是3DIC Compiler的用武之地——通過一套完整的功耗和熱量分析能力實現早期分析。該解決方案通過全面的自動化功能減少了迭代次數,同時提供功耗完整性、熱量和噪聲感知優化。這有助于開發者更好地了解系統性能,并圍繞系統架構、在何處插入TSV以及最高效的裸晶堆疊方法進行探索。另外,它還有助于更有效地了解如何將各種設計要素組合在一起,甚至以某些方式將設計工程師與傳統的2D設計技術聯系起來。

3DIC是實現每立方毫米最佳PPA的理想平臺

通過將硅片垂直堆疊到單個封裝器件中,3DIC不斷證明其在性能、功耗和面積方面能夠持續支持摩爾定律。

盡管使用集成設計平臺設計3D架構時會出現新的細微差異,但以最低功耗實現最高性能的可能性使3D架構成為極具吸引力的選擇。隨著芯片開發者努力實現每立方毫米的最佳PPA,3DIC必將得到更廣泛的應用。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    450

    文章

    49642

    瀏覽量

    417248
  • 存儲器
    +關注

    關注

    38

    文章

    7366

    瀏覽量

    163104
  • 3DIC
    +關注

    關注

    3

    文章

    83

    瀏覽量

    19336
  • PPA
    PPA
    +關注

    關注

    0

    文章

    20

    瀏覽量

    7467

原文標題:3DIC為后摩爾時代追求最佳PPA提供理想平臺

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    新思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案

    提供了一個統一的協同設計與分析解決方案,通過新思科技3DIC Compiler加速從芯片到系統的各個階段的多裸晶芯片設計的探索和開發。此外,新思科技3DSO.ai與新思科技3DIC C
    的頭像 發表于 07-16 09:42 ?444次閱讀

    新思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程,加速芯片創新

    英特爾代工(Intel Foundry)的EMIB先進封裝技術,可提升異構集成的結果質量; 新思科技3DIC Compiler是一個從探索到簽核的統一平臺,可支持采用英特爾代工EMIB封裝技術的多裸晶芯片
    發表于 07-09 13:42 ?722次閱讀

    天馬攜多款創新型顯示產品強勢亮相DIC EXPO 2024

    在科技日新月異的今天,顯示技術作為連接人與信息的橋梁,其創新與發展一直備受矚目。2024年7月3日,DIC EXPO 2024國際(上海)顯示技術及應用創新展在上海新國際博覽中心盛大開幕,全球顯示技術的創新與發展
    的頭像 發表于 07-04 11:18 ?642次閱讀

    高精度納米級壓電位移平臺“PIEZOCONCEPT”!

    高精度納米級壓電位移平臺“PIEZOCONCEPT”半導體界摩爾時代的手術刀!第三代半導體是摩爾時代實現芯片性能突破的核心技術之一,優越
    的頭像 發表于 01-26 08:16 ?548次閱讀
    高精度納米級壓電位移<b class='flag-5'>平臺</b>“PIEZOCONCEPT”!

    新思科技攜手臺積公司推出“從架構探索到簽核” 統一設計平臺

    新思科技3DIC Compiler集成了3Dblox 2.0標準,可用于異構集成和“從架構探索到簽核”的完整解決方案。
    的頭像 發表于 01-12 13:40 ?419次閱讀
    新思科技攜手臺積公司推出“從架構探索到簽核” 統一設計<b class='flag-5'>平臺</b>

    摩爾定律時代,Chiplet落地進展和重點企業布局

    如何超越摩爾定律,時代的定義也從摩爾定律時代過渡到了摩爾定律
    的頭像 發表于 12-21 00:30 ?1341次閱讀

    摩爾時代3D封裝成為重要發展方向

    半導體集成電路代表科技發展的前沿,是信息化、數字化、智能化和算力的基石,隨著芯片產業的迅速發展,芯片間數據交換也在成倍增長,傳統的芯片封裝方式已經不能滿足巨大的數據量處理需求。
    發表于 12-01 11:16 ?477次閱讀
    <b class='flag-5'>后</b><b class='flag-5'>摩爾時代</b>,<b class='flag-5'>3</b>D封裝成為重要發展方向

    Multi-Die系統,掀起新一輪技術革命!

    利用Multi-Die系統能實現異構集成,并且利用較小Chiplet實現更高良率,更小的外形尺寸和緊湊的封裝,降低系統的功耗和成本。Ansys半導體產品研發主管Murat Becer指出:“3DIC正在經歷爆炸性增長,我們預計今年3DIC設計的數量將是去年的
    的頭像 發表于 11-29 16:35 ?574次閱讀

    先進ic封裝常用術語有哪些

    TSV是2.5D和3D集成電路封裝技術中的關鍵實現技術。半導體行業一直在使用HBM技術將DRAM封裝在3DIC中。
    發表于 11-27 11:40 ?588次閱讀
    先進ic封裝常用術語有哪些

    奇異摩爾與智原科技聯合發布 2.5D/3DIC整體解決方案

    作為全球領先的互聯產品和解決方案公司,奇異摩爾期待以自身 Chiplet 互聯芯粒、網絡加速芯粒產品及全鏈路解決方案,結合智原全面的先進封裝一站式服務,通力協作,深耕 2.5D interposer 與 3DIC 領域,攜手開啟 Chiplet
    的頭像 發表于 11-12 10:06 ?746次閱讀

    大算力時代下,跨越多工藝、多IP供應商的3DIC也需要EDA支持

    電子發燒友網報道(文/周凱揚)隨著摩爾定律越來越難以維系,晶體管擴展帶來的性能與成本優勢逐漸減弱,半導體行業已經面臨著新的拐點。Chiplet和3DIC集成的方案相較傳統的單片技術相比,占用空間更小
    的頭像 發表于 11-09 00:22 ?1576次閱讀

    Tempus DRA 套件:使用先進的芯片建模實現高達 10% 的 PPA 提升

    實現簽核時,為了保證芯片設計的耐用性,設計師會面臨重重挑戰,利用 Cadence Tempus 設計穩健性分析(DRA)套件設計工程師提供領先的建模技術,可實現最佳功耗、性能和面積目標(PP
    的頭像 發表于 11-01 14:50 ?367次閱讀
    Tempus DRA 套件:使用先進的芯片建模實現高達 10% 的 <b class='flag-5'>PPA</b> 提升

    極速智能,創見未來——2023芯和半導體用戶大會順利召開

    高性能計算和人工智能正在形成推動半導體行業飛速發展的雙翼。面對摩爾定律趨近極限的挑戰,3DIC Chiplet先進封裝異構集成系統越來越成為產業界矚目的焦點。這種創新的系統不僅在Chiplet
    的頭像 發表于 10-26 10:48 ?480次閱讀
    極速智能,創見未來——2023芯和半導體用戶大會順利召開

    極速智能,創見未來 2023芯和半導體用戶大會順利召開

    高性能計算和人工智能正在形成推動半導體行業飛速發展的雙翼。面對摩爾定律趨近極限的挑戰,3DIC Chiplet先進封裝異構集成系統越來越成為產業界矚目的焦點。這種創新的系統不僅在Chiplet
    發表于 10-26 09:46 ?158次閱讀
    極速智能,創見未來 2023芯和半導體用戶大會順利召開

    裝配焊接新時代—DIP元件的更優選擇

    隨著SoC、Chiplet等技術的迅速發展和應用,貼片封裝正在邁向“摩爾時代”,焊接設備也由早期的回流焊一家獨大,逐漸發展到氣相焊、共晶爐、銀燒結百花齊放。
    的頭像 發表于 10-12 18:25 ?1125次閱讀
    裝配焊接新<b class='flag-5'>時代</b>—DIP元件的更優選擇