Vivado怎么快速找到schematic中的object
在Vivado中，可能由于某些邏輯輸入懸空而導致Implementation的opt_design時會錯，比如：
報的錯誤是dac_spi_i0/bit_cnt[4]_i_4的這個LUT有個輸入懸空了，這個工程的邏輯比較簡單，例化的嵌套也比較少，因此在schematic一層層找也很容易可以找到，但如果工程比較復雜，在很內部的一個LUT的輸入懸空了，找起來就很費勁了。
筆者碰到的問題是在vivado的axi-interconnect ip中報了這個錯誤，而且是ip內部套了好幾層的地方，如果再一層層往下找就比較麻煩了，不過vivado提供了tcl指令可以幫我們快速找到這個LUT在schematic中的位置：
show_schematic [get_cells dac_spi_i0/bit_cnt[4]_i_4]
就會快速定位到schematic中的位置：
審核編輯：湯梓紅
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
指令
+關注
關注
1文章
607瀏覽量
35653 -
邏輯
+關注
關注
2文章
832瀏覽量
29452 -
Vivado
+關注
關注
19文章
808瀏覽量
66347
發布評論請先 登錄
相關推薦
Vivado使用小技巧
有時我們對時序約束進行了一些調整，希望能夠快速看到對應的時序報告，而又不希望重新布局布線。這時，我們可以打開布線后的dcp，直接在Vivado Tcl Console里輸入更新后的時序約束。如果調整
Vivado 使用Simulink設計FIR濾波器
。
使用vivado的System Generator可以在simulink下快速的通過matlab的強大設計功能設計濾波器。這里使用fdatool設計了一個15階的FIR濾波器。
軟件環境
發表于 04-17 17:29
基于FPGA加速的bird-oid object算法實現
Bird-oid object 簡稱Boids模型，是美國的一個圖形計算機科學家Craig Reynolds在 1986 年開發出來的。
如何快速找到PCB中的GND？
如何快速找到PCB中的GND？? 在PCB設計和制作過程中，找到地線（GND）是非常關鍵的步驟。GND是電子電路中一個非常重要的參考面，它提
如何禁止vivado自動生成 bufg
在Vivado中禁止自動生成BUFG（Buffered Clock Gate）可以通過以下步驟實現。 首先，讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器，用于緩沖輸入時鐘信號，使其更穩
VIVADO安裝問題解決
vivado出現安裝問題剛開始還以為是安裝路徑包含中文空格了，重裝的注意了一下，發現還是這個問題。。。。后來又一頓操作猛如虎，終于發現了問題。出這個問題的原因是vivado壓縮包解壓的路徑包含中文了把解壓文件放到不含中文的地方，再重新安裝，安裝路徑也不能含中文。然后。。。
發表于 12-22 10:56
?0次下載
串聯諧振怎么使用才能快速找到諧振點
串聯諧振怎么使用才能快速找到諧振點? 串聯諧振是指通過串聯電路中的電感和電容來實現諧振的現象。諧振是一個非常重要的電路現象，在無線電通信領域、音頻信號處理領域等都有廣泛的應用。在設計和調整串聯諧振
sigmastudio沒有找到Schematic Terminal ，是版本的問題嗎？
sigmastudio沒有找到Schematic Terminal ，是版本的問題嗎？
發表于 11-29 07:37
工商網監
評論