基本知識

基本設計規范

CPU基本知識、架構、性能及選型指導

MOTOROLA公司的PowerPC系列基本知識、性能詳解及選型指導

網絡處理器的基本知識、架構、性能及選型

常用總線的基本知識、性能詳解

各種存儲器的詳細性能介紹、設計要點及選型

Datacom、Telecom領域常用物理層接口芯片基本知識，性能、設計要點及選型

常用器件選型要點與精華

FPGA、CPLD、EPLD的詳細性能介紹、設計要點及選型指導

VHDL和Verilog HDL

網絡基礎

國內大型通信設備公司硬件研究開發流程

熟練掌握并使用業界最新、最流行的專業設計工具：ViewDraw、PowerPCB、Cam350、OrCad， Allegro、AD、PADS、VIEWDRAW、ORCAD、POWERPCB、SPECCTRA、ALLEGRO、CAM350、FPGA設計工具

硬件總體設計

啟動一個硬件開發項目，原始的推動力會來自于很多方面，比如市場的需要，基于整個系統架構的需要，應用軟件部門的功能實現需要，提高系統某方面能力的需要等等，所以作為一個硬件系統的設計者，要主動的去了解各個方面的需求，并且綜合起來，提出最合適的硬件解決方案。

比如A項目的原始推動力來自于公司內部的一個高層軟件小組，他們在實際當中發現原有的處理器板IP轉發能力不能滿足要求，從而對于系統的配置和使用都會造成很大的不便，所以他們提出了對新硬件的需求。根據這個目標，硬件方案中就針對性的選用了兩個高性能網絡處理器，然后還需要深入的和軟件設計者交流，以確定內存大小，內部結構，對外接口和調試接口的數量及類型等等細節，比如軟件人員喜歡將控制信令通路和數據通路完全分開來，這樣在確定內部數據走向的時候要慎重考慮。

項目開始之初是需要召開很多的討論會議的，應該盡量邀請所有相關部門來參與，好處有三個，第一可以充分了解大家的需要，以免在系統設計上遺漏重要的功能，第二是可以讓各個部門了解這個項目的情況，提早做好時間和人員上協作的準備，第三是從感情方面講，在設計之初各個部門就參與了進來，這個項目就變成了大家共同的一個心血結晶，會得到大家的呵護和良好合作，對完成工作是很有幫助的。

掌握硬件總體設計所必須具備的硬件設計經驗與設計思路：

產品需求分析

開發可行性分析

系統方案調研

總體架構，CPU選型，總線類型

數據通信與電信領域主流CPU：M68k系列，PowerPC860，PowerPC8240，8260體系結構，性能及對比

總體硬件結構設計及應注意的問題

通信接口類型選擇

任務分解

最小系統設計

PCI總線知識與規范

如何在總體設計階段避免出現致命性錯誤

如何合理地進行任務分解以達到事半功倍的效果？

項目案例：中、低端路由器等

硬件原理圖設計

目的：通過具體的項目案例，詳細進行原理圖設計全部經驗，設計要點與精髓揭密。

電信與數據通信領域主流CPU的原理設計經驗與精華

Intel公司PC主板的原理圖設計精髓

網絡處理器的原理設計經驗與精華

總線結構原理設計經驗與精華

內存系統原理設計經驗與精華

數據通信與電信領域通用物理層接口的原理設計經驗與精華

電信與數據通信設備常用的WATCHDOG的原理設計經驗與精華

電信與數據通信設備系統帶電插拔原理設計經驗與精華

晶振與時鐘系統原理設計經驗與精華

PCI總線的原理圖設計經驗與精華

項目案例：中、低端路由器等

原理圖設計中要注意的問題：

原理圖設計中要有“拿來主義”，現在的芯片廠家一般都可以提供參考設計的原理圖，所以要盡量的借助這些資源，在充分理解參考設計的基礎上，做一些自己的發揮。當主要的芯片選定以后，最關鍵的外圍設計包括了電源，時鐘和芯片間的互連。

電源是保證硬件系統正常工作的基礎，設計中要詳細的分析：系統能夠提供的電源輸入；單板需要產生的電源輸出；各個電源需要提供的電流大??；電源電路效率；各個電源能夠允許的波動范圍；整個電源系統需要的上電順序等等。比如A項目中的網絡處理器需要1.25V作為核心電壓，要求精度在+5%- -3%之間，電流需要12A左右，根據這些要求，設計中采用5V的電源輸入，利用Linear的開關電源控制器和IR的MOSFET搭建了合適的電源供應電路，精度要求決定了輸出電容的ESR選擇，并且為防止電流過大造成的電壓跌落，加入了遠端反饋的功能。

時鐘電路的實現要考慮到目標電路的抖動等要求，A項目中用到了GE的PHY器件，剛開始的時候使用一個內部帶鎖相環的零延時時鐘分配芯片提供100MHz 時鐘，結果GE鏈路上出現了丟包，后來換成簡單的時鐘Buffer器件就解決了丟包問題，分析起來就是內部的鎖相環引入了抖動。

芯片之間的互連要保證數據的無誤傳輸，在這方面，高速的差分信號線具有速率高，好布線，信號完整性好等特點，A項目中的多芯片間互連均采用了高速差分信號線，在調試和測試中沒有出現問題。需要熟悉各種電平標準，保證電平匹配。

硬件PCB設計

目的：通過具體的項目案例，進行PCB設計全部經驗揭密，使你迅速成長為優秀的硬件工程師。

高速CPU板PCB設計經驗與精華

普通PCB的設計要點與精華

PowerPC、ARM、MIPS、單片機的PCB設計精華

Intel公司PC主板的PCB設計精華

PC主板、工控機主板、電信設備用主板的PCB設計經驗精華

國內著名通信公司PCB設計規范與工作流程

PCB設計中生產、加工工藝的相關要求

高速PCB設計中的傳輸線問題

電信與數據通信領域主流CPU（PowerPC系列）的PCB設計經驗與精華

電信與數據通信領域通用物理層接口（百兆、千兆以太網，ATM等）的PCB設計經驗與精華

網絡處理器的PCB設計經驗與精華

PCB步線的拓撲結構極其重要性

PCI布線的PCB設計經驗與精華

SDRAM、DDR SDRAM（125/133MHz）的PCB設計經驗與精華

項目案例：中端路由器PCB設計

PCB設計中要注意的問題：

PCB設計中要做到目的明確，對于重要的信號線要非常嚴格的要求布線的長度和處理地環路，而對于低速和不重要的信號線就可以放在稍低的布線優先級上。重要的部分包括：電源的分割；內存的時鐘線，控制線和數據線的長度要求；高速差分線的布線等等。

項目中使用內存芯片實現了1G大小的DDR memory，針對這個部分的布線是非常關鍵的，要考慮到控制線和地址線的拓撲分布，數據線和時鐘線的長度差別控制等方面，在實現的過程中，根據芯片的數據手冊和實際的工作頻率可以得出具體的布線規則要求，比如同一組內的數據線長度相差不能超過多少個mil，每個通路之間的長度相差不能超過多少個mil等等。當這些要求確定后就可以明確要求PCB設計人員來實現了，如果設計中所有的重要布線要求都明確了，可以轉換成整體的布線約束，利用CAD中的自動布線工具軟件來實現PCB設計，這也是在高速PCB設計中的一個發展趨勢。

硬件調試

目的：以具體的項目案例，傳授硬件調試、測試經驗與要點。

硬件調試等同于黑箱調試，如何快速分析、解決問題？

大量調試經驗的傳授

如何加速硬件調試過程

如何迅速解決硬件調試問題

DATACOM終端設備的CE測試要求

當準備調試一塊板的時候，一定要先認真的做好目視檢查，檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障，檢查是否有元器件型號放置錯誤，第一腳放置錯誤，漏裝配等問題，然后用萬用表測量各個電源到地的電阻，以檢查是否有短路，這個好習慣可以避免貿然上電后損壞單板。調試的過程中要有平和的心態，遇見問題是非常正常的，要做的就是多做比較和分析，逐步的排除可能的原因，要堅信“凡事都是有辦法解決的”和“問題出現一定有它的原因”，這樣最后一定能調試成功。

軟硬件聯合調試

如何判別是軟件的錯

如何與軟件進行聯合調試

大量的聯合調試經驗的傳授

能力

快速學習的能力

一方面，通信技術，標準，芯片更新的太快了，快到你根本來不及系統的了解它，只能通過特定的項目，需求進行了解；另一方面對于公司來說，需要做的硬件 產品也是變化很快，客戶需要T1， E1， PDH， SDH，Ethernet， VoIP， Switch， Router， 沒有人是什么都懂的，都需要能夠結合客戶的需求，選擇的芯片方案進行詳細了解，尤其對于接口協議和電氣特性。

通信協議和標準的理解

通信設備，顧名思義，就是用來實現多種通信協議（比如T1， E1， V.35，PDH， SDH/SONET， ATM， USB， VoIP， WiFi， Ethernet， TCP/IP，RS232等等常用協議）實現通信的設備，各種電路，PCB板，電源都是為了通信協議服務的。

通信協議一般都是由芯片實現，要么是成熟的 ASIC，要么是自己開發的FPGA/CPLD，芯片工程師或者FPGA工程師比硬件工程師更靠近通信協議，他們需要對于通信協議理解很透徹，實現各種邏 輯上的狀態機以及滿足協議規定的電氣參數標準。

按照OSI的七層模型，硬件工程師尤其需要專注于一層物理層和二層數據鏈路層的協議標準，以 Ethernet舉例，物理層是由PHY/transceiver芯片完成，數據鏈路層是由MAC/switch 芯片完成，對于從事Ethernet相關開發的硬件工程師來說，需要對于PHY和Switch芯片理解透徹，從編碼方式，電氣參數，眼圖標準，模板，信號頻率到幀格式，轉發處理邏輯，VLAN等等。對于傳統PDH/SDH/SONET設備就更是如此，PDH/SDH/SONET是更硬件的設備，就是說主要協議都是通過ASIC實現的，軟件的功能 主要是管理，配置，監視，告警，性能，對于硬件工程師來說，必須要熟悉使用的相關協議和接口標準，尤其對于電氣規范，眼圖模板，這樣在設計驗證的時候才能胸有成竹。

寫文檔的能力

誠如軟件設計一樣，好的軟件設計需要好的設計文檔，明確需求，實現什么功能，達到什么驗收標準，隨著芯片集成度的增加，接口速率的提高，單板復雜度的 提高，硬件設計也越來越復雜以及對應熱穩定性，可靠性，電磁兼容，環境保護的要求，已經不是通過小米加步槍的游擊戰可以解決了，每一個硬件項目都是一 場戰爭，都需要好好的規劃，好好的分析，這就需要好好做文檔。

對于硬件工程師來說，最重要的文檔有兩個：一個是硬件設計規范（HDS ：hardware design specification）和硬件測試報告（一般叫EVT：Engineering Validation& Test report或者DVT：Design Validation & Test report），對于HDS的要求是內容詳實，明確，主芯片的選擇/硬件初始化，CPU的選擇和初始化，接口芯片的選擇/初始化/管理，各芯片之間連接關 系框圖（Block Diagram），DRAM類型/大小/速度，FLASH類型/大小/速度，片選，中斷，GPIO的定義，復位邏輯和拓撲圖，時鐘/晶振選擇/拓 撲，RTC的使用，內存映射（Memory map）關系， I2C器件選擇/拓撲，接口器件/線序定義，LED的大小/顏色/驅動，散熱片，風扇，JTAG，電源拓撲/時序/電路等等。

對于DVT來說，要求很簡單也很復雜：板卡上有什么接口，芯片，主要器件，電路，就要測試什么，尤其在板卡正常工作的情況下的電源/電壓/紋波/時 序，業務接口的眼圖/模板，內部數據總線的信號完整性和時序（如MII， RGMII， XAUI， PCIe，PCM bus， Telecom Bus， SERDES， UART等等），CPU子系統（如時鐘，復位，SDRAM/DDR，FLASH接口）。

好的硬件工程師無論是做的文檔還是報道都是令人一目了然，這個硬件系統需要用什么方案和電路，最后驗證測試的結果如何。內容詳實，不遺漏各種接口/電路；簡單明了，不說廢話；圖文并茂，需要的時候一個時序圖，一個示波器抓圖就很能說明問題了。

儀表/軟件的使用能力

儀表包括電烙鐵，萬用表，示波器，邏輯分析儀，誤碼儀，傳輸分析儀，以太網測試儀Smartbits/IXIA，熱量計，衰減器，光功率計，射頻信號 強度計等等；軟件包括Office（Outlook，Word， Excel， PowerPoint， Project， Visio），PDF，常用原理圖軟件Pads或者OrCAD，常用PCB軟件Pads或者Allegro，Allegro Viewer，電路仿真軟件PSPICE，信號仿真軟件HyperLynx等等。

無論儀表還是軟件，在政治經濟學里說都是生產工具，都是促進生產力提高的，作為硬件工程師來說，這些儀表和軟件就是手中的木。倉炮，硬件工程師很大一 部分能力的體現都在與儀表和軟件的使用上，尤其對于原理圖軟件和示波器的使用，更是十分重要，原理圖軟件的使用是硬件設計的具體實現，通過一個個器件的擺 放，一個個NET的連接，構成了是十分復雜的硬件邏輯軟件，是整個硬件設計的核心工作，任何一個原理圖上的失誤和錯誤造成的損失都是巨大的，真是“如履薄 冰，戰戰兢兢”。

另外，原理圖軟件的使用還體現在原理圖的美觀上，好的設計，簡單明了，注釋明確，無論是誰，順著思路就能很快搞清楚設計意圖，需要特別注意之處，不好 的設計，東一個器件，西一個器件，沒有邏輯，命名怪異，難以理解，日后維護起來相當麻煩；示波器在所有測試儀表之中，對于硬件工程師是最重要的，無論原理 圖還是PCB都是設計工作，但是任何設計都需要仔細的驗證測試，尤其在信號方面，都需要大量的示波器工作，不會正確的使用示波器根本談不上正確的驗證，接 地有沒有接好，測試點的選擇，觸發的選擇，延時的選擇，幅度、時間的選擇，都決定著測試的結果。如果錯誤的使用示波器必然帶來錯誤的測試結果，這種情況 下，有可能本來是錯誤的設計被誤認為是正確的，帶來巨大的隱患；本來是正確的設計被誤認為是錯誤的，帶來大量的時間精力浪費。

電路設計的能力

隨著芯片集成度的提高，硬件設計似乎變簡單了。首先是邏輯連接，其次考慮信號完整性需要的串行電阻選擇和并行電容選擇，電源濾波，退耦。不過對于好的硬件工程師來說，簡單的邏輯連接（這個芯片的同樣總線的輸出接另一個芯片的輸入，等等），只是硬件設計的最基本技能。相關推薦：如何成為高級硬件設計工程師？電路是芯片功能，通信協議和各種軟件的載體，沒有對電路的深入理解，根本談不上對硬件設計的深入理解。尤其對于芯片后面列的電氣性能參數或者離散器件各種參數的理解，胡亂亂接，可能在 3.3V的總線上可以工作，但是現在工作電壓已經降到1V了，什么概念，信號線上的噪聲都已經大到可以使采樣出現誤判了，隨著信號速率的提高和工作電壓的 降低，數字信號已經越來越模擬化了，這就需要對于PCB的阻抗，容抗，感抗，離散器件（電阻，電容，電感，二極管，三極管，MOSFET，變壓器 等），ASIC的接口電氣參數深入了解，這都需要對電路原理，模擬電路甚至電磁場理論深入學習，電路可以說是電磁場理論的子集，沒有電磁場理論的理解，根 本談不上對于電容，電感，串擾，電磁輻射的理解。

尤其對于電源電路設計上，現在芯片電壓多樣化，電壓越來越低，電流越來越大，運營商對于通信設備功耗的嚴格要求，散熱要求，對于電源設計的挑戰越來越 大?？梢哉f，對于一個硬件設計來說，40%的工作都是在于電源電路的原理圖/PCB設計和后期測試驗證，電源電路設計是硬件工程師電路能力的集中體現，各 種被動器件、半導體器件、保護器件、DC/DC轉換典型拓撲，都有很多參數，公式需要考慮到，計算到。

溝通和全局控制的能力

硬件工程師在一個硬件項目中，一般處于Team leader的作用，要對這個硬件項目全權負責，需要協調好PCB工程師，結構工程師，信號完整性工程師，電磁兼容工程師等各種資源，并與產品經理，項目經理，軟件工程師，生產工程師，采購工程師緊密配合，確保各個環節按部就班，需要對整個項目計劃了然于胸，各個子任務的發布時間，對于可能出現的技術難題和風險的估計，控制。

審核編輯 ：李倩