精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Astera Labs全新發布Aries PCIe? 5.0和CXL?2.0 Smart Retimers助力解鎖下一代云連接

21克888 ? 來源:廠商供稿 ? 作者:Astera Labs ? 2022-04-15 19:29 ? 次閱讀

中國,北京-2022年4月6日-智能系統連接解決方案先驅Astera Labs今日宣布,其面向PCI Express? (PCIe?) 5.0和Compute Express Link? (CXL?) 2.0的Aries Smart Retimers現已進入量產階段。率先上市的Aries Smart Retimer產品組合圓滿完成與關鍵行業合作伙伴之間嚴苛的互操作性測試,測試涵蓋各種PCIe 5.0處理器、FPGA、加速計算、GPU網絡、存儲和交換機SoC,為在企業數據中心和云中的廣泛部署鋪平了道路。

Astera Labs首席執行官Jitendra Mohan表示:“PCIe 5.0和CXL技術是滿足下一代服務器在云中運行智能工作負載的高速連接需求的關鍵組成部分。Aries Smart Retimers產品的發布和行業合作伙伴互操作性測試的圓滿完成,將推動向具有專用機群管理性能的更高寬帶互聯順利過渡。

Aries PCIe 5.0和CXL 2.0 Smart Retimers克服了信號完整性的問題,可實現高達32 Gbps、低于10ns的延遲和內置機群管理,以及對大規模企業和云服務器部署至關重要的深度診斷功能。

NVIDIA硬件工程產品高級副總裁Brian Kelleher表示:“如今的工作負載優化基礎架構不僅需要高帶寬、低延遲的PCIe 5.0和CXL互連,還要在日益復雜的服務器拓撲中的所有元器件之間實現穩健的互操作性。與優秀的生態系統伙伴合作(例如Astera Labs),并采用其先進解決方案(例如Aries Smart Retimers),是確保大規模無縫部署我們AI平臺的關鍵?!?br />
Astera Labs Cloud-Scale Interop Lab提供了嚴苛的測試,確保在Aries Smart Retimers與PCIe/CXL的Root Complex和End Point之間建立穩健的互操作性,讓客戶可以放心地進行設計,并減少在整個開發階段所花費的時間和精力。

Broadcom數據中心解決方案集團副總裁兼總經理Jas Tremblay指出:“Broadcom與Astera Labs密切合作,以實現其Aries PCIe 5.0 Smart Retimer與我們PEX89000交換芯片之間的無縫互操作性。我們的即插即用型解決方案將共同促進業界在下一代高性能服務器中,廣泛采用PCIe 5.0連接,以釋放人工智能機器學習云計算等數據密集型工作負載?!?br />
Samsung Electronics解決方案產品與開發副總裁Soonjae Won表示:“通過采用面向企業服務器的開創性PCIe 5.0 PM1743 SSD,Samsung鞏固了其在高端存儲技術領域的行業領先地位。與Astera Labs及其Aries Smart Retimer的合作,使我們在逐漸形成生態系統之初,確保了出色的企業PCIe 5.0存儲性能和可靠性?!?br />
供貨情況:

Aries PCIe 5.0和CXL 2.0 Smart Retimers可通過www.AsteraLabs.com/Aries購買,提供x8(PT5081L)和x16(PT5161L) PCIe 通道配置。如需了解有關PCIe 5.0和CXL 2.0連接解決方案的更多信息,請訪問www.AsteraLabs.com或聯系info@AsteraLabs.com。

相關資源:

·互操作簡訊#4:利用Aries Smart Retimers部署穩健的PCIe 5.0連接(視頻

·利用Astera Labs的專用連接解決方案全面釋放CXL的潛力(視頻)

·Intel Innovation 2021:Astera Labs、Broadcom、Intel和Samsung PCI Express 5.0演示(視頻)

·Aries CXL Smart Retimer演示:CXL生態系統與Intel和Synopsys的互操作(視頻)

·適用于PCIe 5.0和CXL的Aries Smart Retimer(視頻)

·在系統實施中無縫轉換到PCIe 5.0技術(網絡研討會)

Astera Labs將于4月5日至7日在加州圣克拉拉舉辦的DesignCon 2022(展位#524)上展示其Aries PCIe 5.0 Smart Retimer以及其他專用連接解決方案。預約會面請聯系info@AsteraLabs.com。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19165

    瀏覽量

    229130
  • 交換機
    +關注

    關注

    21

    文章

    2622

    瀏覽量

    99260
  • 智能系統
    +關注

    關注

    2

    文章

    392

    瀏覽量

    72423
收藏 人收藏

    評論

    相關推薦

    內存擴展CXL加速發展,繁榮AI存儲

    和IO墻的瓶頸。它通過PCI Express的物理層,提供低延遲和高帶寬的連接,旨在支持下一代數據中心的高性能計算和內存密集型工作負載。 ? CXL主要有CXL.io、
    的頭像 發表于 08-18 00:02 ?4749次閱讀
    內存擴展<b class='flag-5'>CXL</b>加速發展,繁榮AI存儲

    pcie 4.0與pcie 5.0的區別

    發展到了第五。 、帶寬和數據傳輸速率 PCIe總線的個關鍵特性是其帶寬,即數據傳輸速率。PCIe 4.0的帶寬是
    的頭像 發表于 11-13 10:35 ?930次閱讀

    西門子EDA發布下一代電子系統設計平臺

    西門子EDA正式發布下一代電子系統設計平臺Xepdition 2409, HyperLynx 2409。本次開創性的版本升級將為電子系統設計行業帶來新的變革。
    的頭像 發表于 10-12 14:01 ?295次閱讀

    PCIe 5.0 SerDes 測試

    #01 PCIe Gen 5 簡介 PCIe 是用于硬盤、固態硬盤 (SSD)、圖形卡、Wi-Fi 和內部以太網連接的先進互連 I/O 技術。PCIe
    的頭像 發表于 08-16 09:33 ?669次閱讀
    <b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b> SerDes 測試

    IaaS+on+DPU(IoD)+下一代高性能算力底座技術白皮書

    大規模生產環境落地應用的條件。某種程度上,IoD 技術已成為下一代高性能算力底座的核心技術與最佳實踐。 白皮書下載:*附件:IaaS+on+DPU(IoD)+下一代高性能算力底座+技術白皮書(1).pdf
    發表于 07-24 15:32

    華為HDC 2024看點 華為盤古大模型5.0正式發布

    在華為開發者大會2024(HDC 2024)上,華為常務董事、華為CEO張平安正式發布盤古大模型5.0,在全系列、多模態、強思維三個方面全新升級;張平安還分享了盤古大模型在自動駕駛、
    的頭像 發表于 06-23 11:41 ?1294次閱讀
    華為HDC 2024看點  華為<b class='flag-5'>云</b>盤古大模型<b class='flag-5'>5.0</b>正式<b class='flag-5'>發布</b>

    DS320PR1601 32Gbps 16通道PCIe 5.0、CXL 2.0線性轉接驅動器數據表

    電子發燒友網站提供《DS320PR1601 32Gbps 16通道PCIe 5.0CXL 2.0線性轉接驅動器數據表.pdf》資料免費下載
    發表于 06-22 10:40 ?0次下載
    DS320PR1601 32Gbps 16通道<b class='flag-5'>PCIe</b> <b class='flag-5'>5.0</b>、<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>線性轉接驅動器數據表

    DS320PR410支持PCIe5.0、CXL 2.0的四通道線性轉接驅動器數據表

    電子發燒友網站提供《DS320PR410支持PCIe5.0CXL 2.0的四通道線性轉接驅動器數據表.pdf》資料免費下載
    發表于 06-21 11:07 ?0次下載
    DS320PR410支持<b class='flag-5'>PCIe5.0</b>、<b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b>的四通道線性轉接驅動器數據表

    24芯M16插頭在下一代技術中的潛力

      德索工程師說道隨著科技的飛速發展,下一代技術正逐漸展現出其獨特的魅力和潛力。在這背景下,24芯M16插頭作為種高性能、多功能的連接器,將在
    的頭像 發表于 06-15 18:03 ?297次閱讀
    24芯M16插頭在<b class='flag-5'>下一代</b>技術中的潛力

    使用NVIDIA Holoscan for Media構建下一代直播媒體應用

    NVIDIA Holoscan for Media 現已向所有希望在完全可重復使用的集群上構建下一代直播媒體應用的開發者開放。
    的頭像 發表于 04-16 14:04 ?600次閱讀

    Astera Labs展示PCIe 6.0連接,帶寬翻倍至256GB/sec

    據悉,retimer是專供PCIE數據長距傳輸的高能效擴展裝備,充當了中程中轉站的角色。盡管第五PCEI尚未在消費領域全面應用,但英偉達面向Gen6標準的全新Blackwell系列GPU卻已做好準備。
    的頭像 發表于 03-28 15:34 ?563次閱讀

    乘AI東風,尋求上市的Astera Labs

    方案的供應商們,也收獲了更多訂單,比如在近期尋求IPO的Astera Labs。 ? IPO 在即,計劃募資5億美元 ? 作為家2017年才成立的半導體公司,如今的Astera
    的頭像 發表于 03-14 00:39 ?3482次閱讀

    下一代PCIe5.0 /6.0技術熱潮趨勢與測試挑戰

    迫切。 、PCIe 5.0 /6.0技術升級 1)信號速率方面 從PCIe 3.0、4.0、5.0 到 6.0,數據速率翻倍遞增,6.0支
    的頭像 發表于 03-06 10:35 ?980次閱讀
    <b class='flag-5'>下一代</b><b class='flag-5'>PCIe5.0</b> /6.0技術熱潮趨勢與測試挑戰

    佰維發布CXL 2.0 DRAM,賦能高性能計算

    導語: CXL種開放式全新互聯技術標準,可在主機處理器與加速器、內存緩沖區、智能I/O設備等設備之間提供高帶寬、低延遲連接,從而滿足高性能異構計算的要求,并且其維護CPU/GPU內
    發表于 12-27 15:17 ?359次閱讀
    佰維<b class='flag-5'>發布</b><b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,賦能高性能計算

    佰維發布CXL 2.0 DRAM,賦能高性能計算

    導語: CXL種開放式全新互聯技術標準,可在主機處理器與加速器、內存緩沖區、智能I/O設備等設備之間提供高帶寬、低延遲連接,從而滿足高性能異構計算的要求,并且其維護CPU/GPU內
    的頭像 發表于 12-27 10:35 ?595次閱讀
    佰維<b class='flag-5'>發布</b><b class='flag-5'>CXL</b> <b class='flag-5'>2.0</b> DRAM,賦能高性能計算