精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

在Versal里實現cache一致性傳輸

XILINX開發者社區 ? 來源:XILINX開發者社區 ? 作者:賽靈思工程師 Lo ? 2022-04-21 10:19 ? 次閱讀
在Zynq MPSoC里,我們有以下文章介紹怎么在MPSoC實現cache一致性的傳輸:

[1]https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18842098/Zynq+UltraScale+MPSoC+Cache+Coherency

[2]https://support.xilinx.com/s/article/69446?language=en_US

Versal與MPSoC在cache維護數據的架構上,有一定的相似性。所以在Versal器件里,我們仍然可以使用上述文檔 [1] 里8.1和8.2的checklist去檢測系統是否滿足一致性傳輸的條件。

本篇博客提供了一個基于VCK190 ES1開發板和2021.1 Vivado/Vitis的例子,用來簡單介紹在Versal里實現數據從PL 經過 FPD CCI 到達 NoC DDR的一致性傳輸。

這個例子與上面文檔[2]的例子類似,使用AXI CDMA IP實現數據的傳輸,通過修改AXI CDMA在Vitis里的參考設計,實現CPU直接讀寫AXI CDMA傳輸過來的數據,不必進行額外的cache操作。

這個例子里,AXI CDMA通過NOC連接到CIPS IP的NOC_FFD_CCI_1接口,這個接口是連接到PS內部的cache管理模塊CCI-500,下面是這個例子的Block Design截圖。更具體的block design,請新建一個VCK190 ES1的工程,然后運行附件的tcl文件創建完整的block design。

2de3e100-c09a-11ec-bce3-dac502259ad0.png

可以通過雙擊CIPS IP,選擇PS PMC,使能連接NoC的CCI接口。(另外,還可以使用PS與PL的ACP或ACE接口,這兩個接口也能實現數據的一致性傳輸。)

2dfe8f50-c09a-11ec-bce3-dac502259ad0.png

NoC的AXI Slave接口需要配置如下AxCache和AxProt的值,具體原因請參考文檔 [2]

AxCache: 0xF

AxProt: 0x0

在Block Design創建后,由于工具的已知問題(https://support.xilinx.com/s/article/76566),需要在tcl里運行下面命令,否則AXI CDMA會訪問不到NoC DDR。運行完以下命令后,再重新分配地址。

set_property CONFIG.CONNECTIONS [list FPD_CCI_NOC_1] [get_bd_intf_pins /versal_cips_0/NOC_FPD_CCI_1]

最后把工程導出到Vitis,新建一個基于A72_0的應用工程。把(1)附件的xaxicdma_example_simple_poll.c導入到新的工程里,編譯出elf。

(2)附件的xaxicdma_example_simple_poll.c是基于AXI Cdma IP自帶的例子修改而來的。里面主要做了兩處修改,一是使能了CCI模塊S4接口的snooping,二是把例子里對cache的操作去掉。

下面是使能snooping的代碼:

Xil_Out32(0XFD005000,0x1);

dmb();

最后可以運行下面的bootgen命令,通過(3)附件的bif文件把pdi和elf文件打包成boot.bin, 然后拷貝到VCK190的SD卡上運行。

[以上123附件可在公眾號內回復“123附件”下載]

bootgen -arch versal -image long.bif -w -o boot.bin

下面是正常的輸出:

[4.021]PLM Initialization Time

[4.083]***********Boot PDI Load: Started***********

[4.161]Loading PDI from SD1_LS

[4.223]Monolithic/Master Device

[307.009]302.813 ms: PDI initialization time

[307.087]+++Loading Image#: 0x1, Name: lpd, Id: 0x04210002

[307.175]---Loading Partition#: 0x1, Id: 0xC

[332.064]****************************************

[336.419]Xilinx Versal Platform Loader and Manager

[340.945]Release 2021.1 Feb 11 2022 - 0903

[345.384]Platform Version: v1.0 PMC: v1.0, PS: v1.0

[349.908]BOOTMODE: 0xE, MULTIBOOT: 0xF0000000

[353.921]****************************************

[358.315] 51.029 ms for Partition#: 0x1, Size: 2336 Bytes

[363.312]---Loading Partition#: 0x2, Id: 0xB

[367.799] 0.527 ms for Partition#: 0x2, Size: 48 Bytes

[372.021]---Loading Partition#: 0x3, Id: 0xB

[379.571] 3.587 ms for Partition#: 0x3, Size: 60592 Bytes

[381.822]---Loading Partition#: 0x4, Id: 0xB

[387.173] 1.387 ms for Partition#: 0x4, Size: 5968 Bytes

[390.705]---Loading Partition#: 0x5, Id: 0xB

[395.390] 0.721 ms for Partition#: 0x5, Size: 80 Bytes

[399.482]+++Loading Image#: 0x2, Name: pl_cfi, Id: 0x18700000

[404.800]---Loading Partition#: 0x6, Id: 0x3

[11801.051] 11392.281 ms for Partition#: 0x6, Size: 863984 Bytes

[11803.906]---Loading Partition#: 0x7, Id: 0x5

[11872.509] 64.470 ms for Partition#: 0x7, Size: 467600 Bytes

[11875.153]+++Loading Image#: 0x3, Name: fpd, Id: 0x0420C003

[11880.401]---Loading Partition#: 0x8, Id: 0x8

[11885.475] 0.942 ms for Partition#: 0x8, Size: 1104 Bytes

[11889.911]+++Loading Image#: 0x4, Name: apu_ss, Id: 0x1C000000

[11895.178]---Loading Partition#: 0x9, Id: 0x0

[11908.765] 9.453 ms for Partition#: 0x9, Size: 176208 Bytes

[11911.365]***********Boot PDI Load: Done***********

[11915.925]194.206 ms: ROM Time

[11918.708]Total PLM Boot Time

--- Entering main() ----

Successfully ran AxiCdma_SimplePoll Example

--- Exiting main() ---

這篇博客只是著重介紹了在Versal工程里實現cache一致性傳輸的一些要點。

審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 數據
    +關注

    關注

    8

    文章

    6892

    瀏覽量

    88828
  • 檢測系統
    +關注

    關注

    3

    文章

    947

    瀏覽量

    43015
  • Versal
    +關注

    關注

    1

    文章

    153

    瀏覽量

    7645

原文標題:開發者分享|在Versal里實現cache一致性傳輸

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    一致性測試系統的技術原理和也應用場景

    一致性測試系統是用來檢測零部件或系統實現是否符合相關標準或規范的測試流程,其技術原理和應用場景具體如下:技術原理 基本框架:協議一致性測試的理論已經相對成熟,主要代表是ISO制定的國際標準ISO
    發表于 11-01 15:35

    異構計算下緩存一致性的重要

    眾多回復中,李博杰同學的回答被認為質量最高。他首先將緩存一致性分為兩個主要場景:是主機內CPU與設備間的一致性;二是跨主機的一致性
    的頭像 發表于 10-24 17:00 ?306次閱讀
    異構計算下緩存<b class='flag-5'>一致性</b>的重要<b class='flag-5'>性</b>

    級聯一致性和移相器校準應用手冊

    電子發燒友網站提供《級聯一致性和移相器校準應用手冊.pdf》資料免費下載
    發表于 08-29 10:48 ?0次下載
    級聯<b class='flag-5'>一致性</b>和移相器校準應用手冊

    電感值和直流電阻的一致性如何提高?

    ,如高導鐵氧體磁芯或納米晶磁芯,可以提高電感值的穩定性和一致性。 根據應用需求選擇合適的磁芯尺寸和形狀,以確保電感值不同批次和條件下的一致性。 精確控制線圈參數 : 線圈匝數、線徑和繞制工藝對電感值有顯著影響。通
    的頭像 發表于 08-19 15:27 ?260次閱讀

    LIN一致性測試規范2.1

    電子發燒友網站提供《LIN一致性測試規范2.1.pdf》資料免費下載
    發表于 08-15 17:14 ?3次下載

    新品發布 | 同星智能正式推出CAN總線一致性測試系統

    CAN總線一致性測試系統CANFD/CAN總線一致性測試系統,硬件系統上基于同星自主研發的總線分析工具,干擾儀,一致性測試機箱,并搭配程控電源,示波器,數字萬用表等標準外圍儀器設備;
    的頭像 發表于 07-06 08:21 ?459次閱讀
    新品發布 | 同星智能正式推出CAN總線<b class='flag-5'>一致性</b>測試系統

    銅線鍵合焊接一致性:如何突破技術瓶頸?

    微電子封裝領域,銅線鍵合技術以其低成本、高效率和良好的電氣性能等優勢,逐漸成為芯片與基板連接的主流方式。然而,銅線鍵合過程中的焊接一致性問題是制約其進步發展和應用的關鍵難題。焊接一致性
    的頭像 發表于 07-04 10:12 ?1664次閱讀
    銅線鍵合焊接<b class='flag-5'>一致性</b>:如何突破技術瓶頸?

    請問ESP-NOW對數據的完整一致性有校驗嗎?

    當使用ESP-NOW時,傳遞的數據傳輸層有對數據包的完整(比如對面傳給我的字節數和我收到的字節數是否相同)有底層校驗嗎? 還有這個數據包是否經過了CRC等差錯檢測的校驗呢(就是一致性
    發表于 06-17 06:55

    為什么主機廠愈來愈重視CAN一致性測試?

    新能源汽車迅猛發展下整車CAN網絡架構日益復雜,總線故障等潛在問題時刻影響著運行安全。整車零部件通過CAN一致性測試必將是安全保障的第道門檻。CAN一致性測試,就是要求整車CAN網絡中的節點都滿足
    的頭像 發表于 05-29 08:24 ?1119次閱讀
    為什么主機廠愈來愈重視CAN<b class='flag-5'>一致性</b>測試?

    鋰電池組裝及維修的關鍵:電芯一致性的重要

    鋰電池組裝及維修過程中,電芯一致性個至關重要的概念。電芯一致性指的是電池組中,各個電芯
    的頭像 發表于 04-15 10:57 ?946次閱讀
    鋰電池組裝及維修的關鍵:電芯<b class='flag-5'>一致性</b>的重要<b class='flag-5'>性</b>

     QSFP一致性測試的專業測試設備

    、高速度的光纖接口模塊,廣泛應用于數據中心、高速以太網和光纖通信等領域。本文將詳細探討QSFP一致性測試的目的、測試內容、測試方法以及測試的重要等方面。 QSFP一致性測試的目的是確保光模塊的性能符合相關標準和規范,保證其
    的頭像 發表于 03-14 10:40 ?535次閱讀
     QSFP<b class='flag-5'>一致性</b>測試的專業測試設備

    銅線鍵合焊接一致性:微電子封裝的新挑戰

    微電子封裝領域,銅線鍵合技術以其低成本、高效率和良好的電氣性能等優勢,逐漸成為芯片與基板連接的主流方式。然而,銅線鍵合過程中的焊接一致性問題是制約其進步發展和應用的關鍵難題。焊接一致性
    的頭像 發表于 03-13 10:10 ?1270次閱讀
    銅線鍵合焊接<b class='flag-5'>一致性</b>:微電子封裝的新挑戰

    企業數據備份體系化方法論的七大原則:深入理解數據備份的關鍵原則:應用一致性與崩潰一致性的區別

    能夠更有效地保護企業數據。 1. 概念區分: 應用一致性和崩潰一致性是數據備份中的兩個基本原則。崩潰一致性關注的是基礎架構層面,如IO、比特、文件、塊和對象等技術屬性。這意味著系統崩
    的頭像 發表于 03-11 14:05 ?419次閱讀
    企業數據備份體系化方法論的七大原則:深入理解數據備份的關鍵原則:應用<b class='flag-5'>一致性</b>與崩潰<b class='flag-5'>一致性</b>的區別

    深入理解數據備份的關鍵原則:應用一致性與崩潰一致性的區別

    深入理解數據備份的關鍵原則:應用一致性與崩潰一致性的區別 在數字化時代,數據備份成為了企業信息安全的核心環節。但在備份過程中,兩個關鍵概念——應用一致性和崩潰一致性,常常被誤解或混淆。
    的頭像 發表于 03-11 11:29 ?847次閱讀
    深入理解數據備份的關鍵原則:應用<b class='flag-5'>一致性</b>與崩潰<b class='flag-5'>一致性</b>的區別

    DDR一致性測試的操作步驟

    DDR一致性測試的操作步驟? DDR(雙數據率)一致性測試是對DDR內存模塊進行測試以確保其性能和可靠進行DDR一致性測試時,需要遵循
    的頭像 發表于 02-01 16:24 ?1354次閱讀