本SiC FET用戶指南介紹了使用含快速開關SiC器件的RC緩沖電路的實用解決方案和指南。該解決方案經過實驗性雙脈沖測試（DPT）結果驗證。緩沖電路損耗得到精確測量，可協助用戶計算緩沖電路電阻的額定功率。本指南還在UnitedSiC_AN0018《開關含緩沖電路的快速SiC FET應用說明》中分析了緩沖電路對硬開關和軟開關應用的有益影響。

【圖1.DPT示意圖，硬開關（a）和軟開關（b）中都有RC緩沖電路】

雙脈沖測試器（DPT）采用半橋結構，有電感負載。圖1“DPT示意圖，硬開關（a）和軟開關（b）中都有RC緩沖電路”是簡化的示意圖。當被測試器件（DUT）打開或關閉時，旁路電容器Cd提供瞬態能量，以便轉換高側（HS）和低側（LS）器件的電流方向。這是瞬態功率回路。旁路電容器應設計在半橋布局附近，以降低瞬態功率回路中的寄生電感。在被測試器件的打開瞬態中，一旦完成換向，穩態的電流就從直流鏈路電容器流出，為負載電感器L充電，然后再經過被測試器件返回直流鏈路大容量電容器。這是穩態功率回路。當被測試器件關閉時，二極管變為前向偏壓，且電感器電流流經二極管和電感器（續流回路）。為避免高dvdt誘發快速SiC器件打開，使用隔離的柵極驅動器和隔離的電源抑制高dvdt在柵極信號路徑中誘發的共模噪音。這里提供了兩個緩沖電路情形。

在設計總線緩沖電路時，Rd設計師應該注意Rd中的總能量耗散以免過熱。

SiC FET Usage Table UJ3C and UF3C/SC Devices

在硬開關半橋應用中使用第三代產品的說明：1. UF3CxxxyyyK4S效率最高。建議使用緩沖電路改善電磁干擾。2. 搭配緩沖電路的UF3CxxxyyyK3S是3L應用的快速解決方案。用于硬開關時，采用3端子封裝的UF系列必須使用緩沖電路。 在軟開關半橋應用（LLC、PSFB等）中使用第三代產品的說明：3. D2PAK-7L、TO247-4L效率最高，即使搭配緩沖電路電容器（無Rs）也是如此。4.UJ3CxxxyyyK3S不需要緩沖電路。在RDS（on）》80m時，UJ3CxxxyyyK3S能非常好地平衡電磁干擾與效率。5.含Cds電容器的總線緩沖電路通常具有出色的表現與波形。

SiC FET Usage Table UJ4C/SC Devices

在硬開關半橋應用中使用第四代產品的說明：

1. 所有UJ4C器件都是在搭配2.5?，100nF的總線緩沖電路時測量的。

2. 所有UJ4CxxxK3S器件都需要搭配2.5?，100nF的總線緩沖電路或推薦的器件緩沖電路。

3. 如果開關電流超過20A，則需要器件緩沖電路。也可以選擇搭配純電容緩沖電路的總線緩沖電路，但是會導致過沖較高。

【圖2：長引腳與短引腳的對比，通孔器件的引腳必須完全插入，以盡量減小電感】

緩沖電路設計指南

本SiC FET用戶指南介紹了使用含快速開關SiC器件的RC緩沖電路的實用解決方案和指南。該解決方案經過實驗性的雙脈沖測試（DPT）結果驗證。緩沖電路損耗得到精確測量，可協助用戶計算緩沖電路電阻的額定功率。本指南還分析了緩沖電路對硬開關和軟開關應用的有益影響。

基本假設：

1. Rgon：盡量減小Qrr，以降低Eon。

2. Rgoff：值很小，因而VGS波形更好。UFK3S需要Rgoff較高，以避免振蕩。可以為零。

3. 共源共柵Rg對打開didt有巨大影響，而對dvdt的影響有限。

4. dvdt會被緩沖電路影響。

指南：

【說明：在軟開關（ZVS）應用中使用緩沖電路Cs可以大幅降低Eoff?！?/p>

物料清單：

說明：

1. “C0G”陶瓷電容器在溫度和電壓變化時電容最穩定。2. KEMET的X8G HV ClassI絕緣體的最高工作溫度可達150°C，采用最新的高溫絕緣技術，在溫度極高的應用中和外殼應用中十分可靠。X8G的電容不隨電壓而變化，在環境溫度變化時變化極小。對于電容較高、占地較大且電容不穩定的器件而言，它是適合的替代選擇。在-55°C至+150°C下，它的電容變化僅為±30ppm/°C。KEMETX8R采用撓性端接技術，可阻止板應力傳導到剛性陶瓷體，從而降低了撓裂風險，撓裂可能會導致IR低或短路故障。

說明：1. “KTR18”電阻的額定電壓為500V，過載電壓為1000V。2. “SR1206”電阻的額定電壓為200V，過載電壓為400V，絕緣耐受電壓為500V。3. TE連接采用3540系列的SMD電阻，在2817大小的封裝中，70°C下，它可以處理4W功耗。