了解輸入端寄生電容的影響以及如何在模擬電路設計中對其進行補償。

大多數內部補償運算放大器旨在以任何與頻率無關的閉環增益（包括單位增益）穩定運行。

在實踐中，電容的存在，無論是有意的還是寄生的，都會使電路不穩定，并且可能需要用戶采取額外的補償措施來恢復可接受的相位裕度。

輸出端有意電容的示例見于采樣保持電路、峰值檢測器和具有輸出電容旁路的電壓參考升壓器。

本文將討論輸入端，尤其是反相輸入端的寄生（或雜散）電容的影響。

輸入電容的類型

所有運算放大器都具有差模輸入電容Cdm和共模（輸入連接在一起）輸入電容Ccm。這些是輸入級晶體管以及輸入保護二極管（如果存在）所表現出的電容。（即使Cdm和Ccm位于運算放大器內部，我們也將它們顯示在外部以便更好地可視化。）

在物理電路中，額外的電容會在外部發揮作用，例如電阻器、它們的引線和印刷電路跡線的雜散電容。

在圖1b的放大器示例中，與反相輸入相關的所有寄生參數都集中到一個等效電容Cn中。

(一) (二)

圖 1.(a) 運算放大器的雜散輸入電容。(b) 將與反相輸入相關的所有寄生參數集中為單個電容Cn。

讓我們通過閉合率 (ROC)來研究Cn對電路穩定性的影響。為此，我們將輸入源設置為零，按照圖2a（下圖）斷開環路，施加測試電壓Vt，并計算反饋因子?(jf)為

等式 1

(一) (二)

圖 2。(a) 找到反饋因子 ?(jf)。(b) 接近 40 dB/dec 的閉合率 (ROC)。

在哪里

等式 2

代入等式（1），我們得到，經過一些代數操作，

等式 3

在哪里

等式 4

如果我們關注等式 (4) 的物理意義，我們會看到Cn和電阻R1||由周圍電路提供給它的R2在反饋回路內建立一個極點頻率。因此，在環路中傳播的信號將不得不與兩個極點競爭，一個由運算放大器引起，另一個由 Cn 引起，存在相移接近 180° 的風險，從而危及電路穩定性。

我們可以在圖2b中更好地可視化這一點，它顯示了開環增益 |a| 的圖。和反饋因子的倒數 |1/?(jf)|，其中

等式 5

?(jf)的極點頻率 fp是1/?(jf)的零頻率，表明 |1/?(jf)|曲線在fp處開始上升。如果fp與交叉頻率fx相比足夠低，則閉合率將接近 40 dB/dec，表明相位裕度接近零。

如何減輕單個等效電容引起的相位滯后

對抗由Cn引起的相位滯后的常用方法是通過跨R2的反饋電容Cf引入相位超前，如圖 3 所示。

圖 3。利用 Cf引入的相位超前來對抗由 Cn引起的相位滯后。

如果我們將R2替換為Z2(jf) =R2||(1/j2π?Cf) ，等式 (1) 仍然成立。這給出了，經過一些代數操作，

等式 6

在哪里

等式 7

這里需要注意的重要一點是，反饋電容的存在為?(jf ) 創建了一個零頻率fz，同時也稍微降低了現有的極點頻率 fp（回想一下，? 的極點/零點變成了1/?)。

如何選擇反饋電容

選擇Cf有兩種常用方法：

fz=fp__

fz=fx_

fz=fp__

施加fz=fp以使零抵消等式 (6) 中的極點，從而得到 1/?= 1 +R2/R1，如圖4a所示。

(一) (二)

圖 4.對于相位裕度 ?m≈ 90°，施加 (a) fz=fp ，或 (b) fz= fx對于 ?m≈ 45°。

使等式(7) 的fz和fp相等，經過簡化后，

公式 8

Cf的這種選擇導致大約 90° 的相位裕度。為了找到交叉頻率fx，我們利用 | 上的增益帶寬乘積的恒定性。一個|要寫的曲線 (1 +R2/R1) ×fx=ft，所以

等式 9

請注意，閉環增益有兩個極點頻率fz和fx，其 –3-dB 頻率接近fz。

fz=fx_

施加fz=fx，如圖4b所示，相位裕度約為 45°。閉環增益現在將具有更高的–3-dB 頻率，但代價是一些峰值和振鈴。

要找到所需的Cf，我們必須首先找到fx?？紤]到 1/ ?的高頻漸近線是 1 +Cn/Cf，我們再次利用 | 上增益帶寬乘積的恒定性。一個|要寫的曲線 (1 +Cn/Cf) ×fx=ft，所以fx=ft/(1 +Cn/Cf)。

強加fz=fx意味著強加 1/(2πR2Cf) =ft/(1 +Cn/Cf)。預期Cn/Cf>> 1，我們近似 1/(2πR2Cf) ≈ft/(Cn/Cf) =ftCf/Cn，我們求解Cf得到

等式 10

請注意，閉環增益現在在fx處有兩個重合的極點頻率。

通過 PSpice 進行驗證

我們希望通過圖 5 的電路來驗證上述考慮，該電路使用ft= 10 MHz 的恒定增益帶寬運算放大器。

圖 5。增益為 –2 V/V 的反相放大器示例。

現在讓我們看一下圖 6：

圖 6.繪制 |a| 的 PSpice 電路和 |1/?|。(b) |1/?|不同 C f值的曲線。

參考圖 6，我們做了以下考慮：

在沒有補償 (Cf= 0) 的情況下，交越頻率測量為fx≈ 625 kHz，相位角測量為 ph[a(jfx)] ≈ –90° 和 ph[1/?(jfx) ] ≈ 79.2°，所以

?m= 180° + ph[a(jfx)] – ph[1/?(jfx)] ≈ 180 – 90 –79.2 = 10.8°

等式 11

表示電路處于振蕩邊緣。

對于?m≈ 90° 的相位裕度，我們使用等式 (8) 得到Cf= 10 pF。根據等式 (9)，我們得到fx≈ 3.33 MHz。如圖6b所示，我們現在有

?m≈ 90°。

對于?m≈ 45°，我們使用等式 (10) 得到Cf= 1.262 pF。使用 PSpice 的光標，我們現在測量fx= 762.1 kHz 和?m= 58.8°。這比預期的 45° 要好。要了解原因，使用公式 (7) 計算fp= 112.28 kHz 和fz= 630.57 kHz，然后使用公式 (6) 計算

然后，按式（11）的方式進行，求?m= 180°– 90 –31.2 = 58.8°。

閉環交流響應

圖 7 所示為所考慮的三種情況的閉環交流響應。

圖 7.使用 PSpice 繪制不同 Cf值的閉環交流響應。

正如預期的那樣，未補償的響應表現出相當多的峰值。對于Cf= 1.262 pF，峰值幾乎不明顯，在這種情況下，響應在大約 762 kHz 處表現出一對重合的極點頻率。Cf= 10 pF的響應是最遲緩的，這是我們為大相位裕度付出的代價。

如前所述，該響應包含兩個極點頻率，即fz和fx。

圖 8 中顯示的是階躍響應，在討論了交流響應之后，它應該是不言自明的。

圖 8.使用 PSpice 繪制不同 Cf 值的閉環階躍響應。

雜散電容總是壞事嗎？

值得指出的是，雜散電容雖然通常是不可取的，但并不一定總是一個詛咒。

假設所考慮的電路是在R1= 1.0 kΩ 和R2= 2.0 kΩ 的情況下實現的，也就是說，數值按比例縮小了20 倍，同時仍確保相同的 –2 V/V 閉環增益。然后，根據等式 (4)，fp將按比例放大20 倍，達到遠遠超過fx的值，因此無需進行補償。

當然，這種優勢的代價是通過降低電阻來增加功耗。作為一項練習，您可以了解在沒有補償的情況下實現 60° 的相位裕度需要多低的電阻縮放比例。