電子發燒友網報道(文/李寧遠)隨著電子電路的發展，電源體積趨向模塊化和小型化。對電源進行管理的模塊主要電路集成在芯片中，其集成度也越來越高，能實現隔離保護等等多種功能，可以說電源管理已經成為電子產品中相當重要的好壞因素。以往，高效電源管理往往需要讓位于其他設計因素。但是隨著其重要程度越來越高，情況早已有所不同。

延長電池壽命、減小應用尺寸、提高系統安全性，以及滿足消費者對于更可靠、成本更低和充電更快的系統的期望等諸多因素，都使得設計人員需要集中更多的精力去解決關鍵的電源設計難題。要突破電源極限，無外乎從這幾個方向著手，開發新的工藝、封裝和電路設計技術。如果這么描述不夠直接，我們可以更直觀地從能實現的效果來看，諸如功率密度的提高、電磁干擾的減少、電源信號完整性的增加等等。

更小的空間，更大的功率

功率密度肯定是最想考慮的問題，第一個發展趨勢就是盡可能在更小的尺寸里實現更大的功率，從而以更低的系統成本增強系統功能。這個趨勢隨著使用者對于電源的要求越來越多愈發明顯，電路板面積和厚度已經成為功率密度提高的最大限制因素。電源設計人員必須向其應用中集成更多的電路，才能實現芯片產品的差異化并提高效率，另外這也會明顯增強器件的散熱性能，實現更小的散熱量。

為了實現這個目標，其一需要更高的效率，其二需要更高的開關頻率。氮化鎵IC可以提供相當出色的開關性能，同時有些氮化鎵IC會集成硅驅動器，集成氮化鎵IC的驅動器與分立式硅柵極驅動器相比能夠實現更高的開關SOA。出色的開關性能對于減少器件產熱是很有效果的，對于電源節點電壓的處理是另一個減少器件產熱的有效辦法，將電源處理節點電壓控制在更小的范圍內能夠顯著降低器件產熱，目前整體的趨勢是往小于100V在做。

通過封裝創新來實現更高的功率密度是另一種思路，同樣也很重要。晶圓芯片級封裝WCSP可以將負載開關的占用空間盡可能做小，采用硅芯片將焊球連接到底部。這種封裝最小化了外形尺寸，用于輸入和輸出引腳的焊球數量限制了負載開關可以支持的最大電流。采用引線鍵合技術的塑料封裝將管芯連接到引線使更多的電流從輸入流向輸出，為自熱提供良好的散熱特性。不過這種封裝有一個問題，引線鍵合塑料封裝需要很大的空間用于鍵合線本身，與芯片尺寸本身相比需要更大的封裝。這就需要在功率和尺寸上做取舍了，仁者見仁智者見智。

優化靜態電流，拓展電源功能并延長壽命

我們總是希望電源能夠在提升性能、提供更多功能的同時不影響續航時間。這應該是很多應用里都希望能實現的電源管理模式——既是多功能的又是低功耗的。通過芯片來管理低靜態電流是在不影響系統性能的情況下，延長電池壽命和存儲時間的有效辦法。

很簡單的道理，應用中盡可能限制電流的前進，然后在不需要使用它時將其關閉。一般來說，經過優化的低靜態電流往往能使設備延長幾年的使用壽命。即使是沒有連接到電池的應用，因為要將更多功能放入電路板上的更小區域中，這同樣需要降低靜態電流來降低所有模式下的功耗。

濾除噪聲，提高精度

噪聲與精度的糾纏是老生常談了，如何降低噪聲提升精度是所有元件都要面對的共同問題。

從系統級的噪聲消除上看，通過高電源抑制比(PSRR)低壓降穩壓器(LDO)和片上濾波實現更高的系統級抗干擾和抗噪性能是行之有效的辦法，高PSRR可實現更好的濾波以及更低的輸出噪聲。低噪聲(<5μVRMS)輸出可大限度地降低低頻噪聲，保持電路的信號完整性。

降低噪聲的一種方法是降低LDO帶寬，這可以通過降低LDO內部誤差放大器的帶寬。但是降低誤差放大器的帶寬不可避免會降低LDO瞬態響應速度。另一種方法是使用低通濾波器，此濾波器的截止頻率設置得越低越好，從而濾除幾乎所有的帶隙噪聲。

工藝在其中也扮演了相當重要的角色，工藝的非理想因素是影響IC的一大誤差源。借助基本的低噪聲工藝技術、先進的集成電路設計和低應力封裝，能減少集成電路誤差源。

小結

降低EMI是實現更高效的電源管理里一個比較寬泛但是不能不重視的方向。沒有任何電子系統希望受到高電磁干擾，但又只能盡可能抑制。有源EMI濾波器和雙隨機展頻(DRSS)或許能給高效的電源管理一些思路。

有源EMI濾波器檢測輸入總線上的噪聲或紋波電壓，并注入異相消除信號以減少干擾。DRSS將低頻三角調制與高頻隨機調制相結合，可分別在低頻和高頻頻帶上降低EMI。

新的工藝、封裝和電路設計技術不斷推動著電源管理的發展，更高效的電源管理無疑會在這幾個方向上下功夫。

原文標題：如何實現更高效的電源管理?

文章出處：【微信公眾號：電子發燒友網】歡迎添加關注!文章轉載請注明出處。

審核編輯：湯梓紅