高速的數據轉換在設計中有很多和一般數據轉換設計中相似的問題，需要可靠的設計和穩定的結構。從基礎上來說，兩者并無二致，但受限于芯片的限制，高速數據轉換系統中更能窺見前沿的動態性能發展。在一個高速數據轉換系統中，放大器、DAC、ADC這些都是必不可少的。一般首先要考慮的就是運算放大器，接下來是在數據轉換中相當重要的采樣/保持，再是DAC，ADC這些。我們先看在高速數據轉換設計中占據重要的地位的放大器。信號處理環節里，緩沖器、運算放大器、開環放大器、比較器是比較常見的。

緩沖器設計需要考慮什么？

開環緩沖器結構簡單，頻帶寬的同時功耗也不高，既簡單又實用，在高速數據轉換中使用廣泛（帶寬運算放大器和其他類型的帶寬放大器）。在運算放大器的反饋環路內，器件能夠增大輸出電流，消除熱反饋，同時提高電容負載驅動能力。

帶寬肯定是首先緩沖器最直觀的一項參數，可調節帶寬是更靈活也是適用性更廣的一項設計。可通過改變V–與BW引腳之間的外部電阻器值在幾十MHz到幾百MHz范圍內調節帶寬，這種通過外部電阻器來調節帶寬的方法不算新鮮但確實給設計增添了不少靈活性。

（緩沖器，TI）

想要獲得零偏移的設計，雙極的緩沖器可以起到很重要的互補作用。這需要借助NPN和PNP晶體管高性能的縱向結構。緩沖器的輸入連接到一堆互補晶體管，輸入晶體管連接到輸出晶體管的基極，如果基級到NPN和PNP的發射極電壓相等的話，那么偏移量則為零。零偏移加上高輸入阻抗、高電流輸出，那就是一個非常理想的電路了。

內部電流限制和熱關斷保護也是設計中很重要的一環，通過其輸出級中的內部電流限制以及熱關斷，器件可以受到全面保護，大大增加器件的耐用性。為了增強熱性能，器件可以考慮底部帶有散熱焊盤的封裝，這一點可以根據機械要求和功率耗散要求酌情選擇（SOIC、VSON、HSOIC）。如果是便攜式這種尺寸受限的應用，在熱性能和封裝尺寸上則更要注意。

還需要注意的是，雖然開環緩沖器驅動高電容性負載時很穩定，但是高電容性負載過多將會使電路形成閉環。

運算放大器多大環路增益才足夠？

多大的環路增益才足夠？這個問題在設計運算放大器的時候想必是經常出現的。首先比較明確的是帶寬放大器獲得的環路增益和低頻放大器是不同的，這和帶寬以及相位角優化有關。帶寬放大器的高開環增益是很困難的，一般如果開環增益在信號強度夠大的條件下已經很穩定了，那么沒必要太在意大的高開環增益，雖然高開環增益的運算放大器可以將增益非線性誤差的發生概率降至最低。

（運算放大器，ADI）

綜合反饋和頻率補償是兩種補償放大器開環頻率響應的方法。綜合反饋的優點是閉環頻率響應（所有電極），這意味著暫態響應可以容忍參數的改變。而單極結構和雙極結構的頻率補償會受小參數變化的影響，但輸出噪聲極低。總的來看，單極補償并沒有綜合反饋那么有效，但單極補償通常都有著較高的恢復率。

對于高速數據轉換這種高動態范圍應用，高增益當然是很重要的，低失調、低失調漂移和高CMRR特性同樣不可忽視。

不同原理的比較器優勢在哪里？

在高速數據轉換系統里，比較器也是很常見的感測信號、產生數字信號的器件。比較器要么通過高增益的放大器來實現，要么通過閉環的方法來實現。采用高增益的放大器實現時，能夠實現比較器較高的增益帶寬。這一點可以將比較器與開環放大器做對比，這二者的設計是極其相似的，區別在于比較器需要將輸出設計成邏輯兼容的，輸出飽和狀態是否處于線性狀態是比較器設計中更關心的點。一個好的比較器設計里，要確保任何一個級都和ECL邏輯級相同以避免飽和并保障最大級間的帶寬。

而器件振蕩的問題可以利用閉環的辦法解決。閉環比較器通過射極輸出來接受反饋，能保持合適的邏輯電平，即便器件在短時間內處于低增益狀態，比較器總的振蕩趨勢也是在減弱的。

高速的比較器已經能做到極低的傳播延遲，在極低的傳播延遲下，器件如果進一步降低過驅動分散，那傳播延遲變化將會更小，整個系統的性能也會更進一步。離散和傳播延遲兩個指標無論什么時候都是重中之重。

小結

在高速數據轉換應用中，放大器的設計至關重要。整體設計之初是否考慮到每個組件模塊可能面臨的問題將直接影響到系統的最優性能。