楷登電子（美國 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Xcelium Apps，該系列技術基于 Cadence? Xcelium? Logic Simulator 內核原生實現，可為汽車電子、移動設備和超算系統等特定領域設計團隊帶來最強的驗證性能提升。通過 Xcelium Apps 的靈活搭配，客戶可提高多達 10 倍的回歸吞吐量。

Xcelium 應用程序系列產品包括：

機器學習：

Xcelium Machine Learning（ML）App 利用專有的機器學習技術來縮短回歸時間，可從以往的回歸過程中學習并指導 Xcelium 隨機引擎，在實現相同覆蓋率的前提下大幅度減少仿真周期，或者在特定的覆蓋點產生激勵捕捉更多的 bug。

混合信號：

Xcelium Digital Mixed-Signal（DMS）App 支持與 Cadence Spectre? SPICE 模擬電路的原生數模協同軟件仿真，以及基于 SystemVerilog 實數模型的高級仿真。

多核：

Xcelium Multi-Core（MC）App 可實現 Xcelium 內核級多線程處理，顯著縮短長期運行的高活性測試運行時間，例如門級設計測試（DFT）仿真。

安全：

Xcelium Safety App 支持串行和并發故障仿真，結合由 Jasper? Safety、vManager? Safety 和 Midas? Safety Planner 組成的 Cadence 安全驗證全流程，可高效地執行安全錯誤注入以符合 ISO 26262 標準要求。

功耗回放：

Xcelium PowerPlayback App 通過Palladium? 硬件仿真器捕獲數十億規模 SoC 設計的門級網表波形，進行時序反標后在 Xclium 上進行大規模并行回放，以達到毛刺精確的功耗估計。

X - Pessimism：

Xcelium X - Pessimism Removal（XPR）App 采用先進算法，使軟件仿真中“X”值的傳播更加準確，從而縮短調試時間。

“Xcelium Apps 進一步提升了邏輯仿真性能，”Cadence 資深副總裁兼系統與驗證事業部總經理 Paul Cunningham 表示，“這些應用程序通過針對特定領域的相關技術來實現當代 SoC 中 IP 和全芯片設計驗證的性能最大化。”

除了 Xcelium Apps 和 Xcelium Logic Simulator，Cadence 驗證全流程還包括 Palladium Z2 硬件仿真、Protium? X2 原型設計、Jasper Formal Verification Platform 形式驗證平臺、Helium? Virtual 和 Hybrid Studio、vManager Verification Management Platform 驗證管理平臺，存儲器和外設接口 VIP 以及系統 VIP。Cadence 驗證全流程是 Cadence 智能系統設計 （Intelligent System Design?）戰略的一部分。

客戶評價

Alif Semiconductor 工程部副總裁 Edward Youssoufian：

“Alif Semiconductor 把 Cadence 的 Xcelium Logic Simulator 作為人工智能/機器學習和物聯網設計驗證流程的一部分，幫助我們加快完成仿真任務。我們還利用 Xcelium DMS 應用程序結合主體軟件仿真器來驗證我們的混合信號設計。借助 Xcelium 仿真器，我們可以按時實現驗證收斂，達成我們的上市時間目標。”

杰發科技系統級芯片設計總監 Yi Gu：

“我們使用 Cadence Xcelium Logic Simulator 來驗證我們的設計，在這方面我們擁有豐富的經驗。新的 Xcelium Apps 是 Xcelium 仿真器的有益延伸，讓我們可以隨時在原生引擎上靈活應用各種先進新技術。我們的汽車芯片必須通過 ISO 26262 標準，而 Xcelium Safety App 幫助我們確保合規性，同時利用最先進的驗證技術來找到設計中的深層 bug。”

Realtek 副總裁兼發言人 Yee - Wei Huang：

“新的 Cadence Xcelium PowerPlayback App 幫助我們團隊在設計周期的早期階段準確計算功耗。包括 Xcelium PowerPlayback App 在內的 Xcelium Apps 可以讓我們應用Xcelium Logic Simulator 的特定功能來完成各種驗證需求，確保設計功能正確，滿足緊迫的芯片面市時間要求。”

瑞薩電子汽車 SoC 業務部杰出工程師 Tatsuya Kamei：

“ 作為我們驗證流程的一部分，Cadence Xcelium Machine Learning App 通過更少的回歸測試用例來加速覆蓋率收斂，解決了我們急迫的驗證期限問題，并最大限度地提高了整體驗證性能和驗證效率。”

意法半導體微控制器和數字集成電路事業群射頻及通信部設計經理 Roberto Mattiuzzo：

“我們團隊使用 Cadence Xcelium Logic Simulation 來滿足驗證需求，在這方面我們擁有豐富的經驗。而新的 Xcelium Apps 進一步擴展了該平臺的能力。Xcelium Multi-Core App 使我們能夠利用多核計算來縮短耗時冗長的 DFT 仿真時間。這些 Xcelium Apps 可實現及時的驗證收斂，我們打算在后面的驗證流程中持續使用。”