精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

抑制信號反射等電路設計技巧

STM32嵌入式開發 ? 來源:單片機與嵌入式 ? 作者:單片機與嵌入式 ? 2022-07-07 17:28 ? 次閱讀

信號反射現象

信號傳輸過程中感受到阻抗的變化,就會發生信號的反射。這個信號可能是驅動端發出的信號,也可能是遠端反射回來的反射信號。根據反射系數的公式,當信號感受到阻抗變小,就會發生負反射,反射的負電壓會使信號產生下沖。信號在驅動端和遠端負載之間多次反射,其結果就是信號振鈴。大多數芯片的輸出阻抗都很低,如果輸出阻抗小于PCB走線的特性阻抗,那么在沒有源端端接的情況下,必然產生信號振鈴。

什么是過沖(overshoot):過沖就是第一個峰值或谷值超過設定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。

什么是下沖(undershoot):下沖是指下一個谷值或峰值。過分的過沖能夠引起保護二極管工作,導致過早地失效。過分的下沖能夠引起假的時鐘或數據錯誤(誤作)。

022fff9e-fdd5-11ec-ba43-dac502259ad0.png

過沖非常相關的是振鈴,它緊隨過沖發生,信號會跌落到低于穩態值,然后可能會反彈到高于穩態,這個過程可能持續一段時間,直到穩定接近于穩態。振鈴持續的時間也叫做安定時間。振蕩(ringing)和環繞振蕩(rounding)的現象是反復出現過沖和下沖。

0249e508-fdd5-11ec-ba43-dac502259ad0.jpg

抑制信號反射等電路設計技巧

如果時鐘信號鏈路比較長,為了解決信號反射問題,會在時鐘輸出信號上串接一個比如22或者33歐姆的小電阻。相關文章推薦:認識傳輸線的三個特性,特性阻抗、反射、阻抗匹配。

025d8c7a-fdd5-11ec-ba43-dac502259ad0.png

而且隨著電阻的加大,振鈴會消失,然而信號上升沿不再那么陡峭了,串聯電阻是為了減小反射波,避免反射波疊加引起過沖。

這個解決方法叫阻抗匹配,阻抗在信號完整性問題中占據著極其重要的地位。

026addda-fdd5-11ec-ba43-dac502259ad0.png

原文標題:信號反射問題與相關電路設計技巧

文章出處:【微信公眾號:STM32嵌入式開發】歡迎添加關注!文章轉載請注明出處。

審核編輯:彭靜
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 串聯電阻
    +關注

    關注

    1

    文章

    190

    瀏覽量

    14767
  • pcb
    pcb
    +關注

    關注

    4317

    文章

    23006

    瀏覽量

    396275
  • 電路設計
    +關注

    關注

    6665

    文章

    2428

    瀏覽量

    203306

原文標題:信號反射問題與相關電路設計技巧

文章出處:【微信號:c-stm32,微信公眾號:STM32嵌入式開發】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    信號反射問題與相關電路設計技巧

    信號傳輸過程中感受到阻抗的變化,就會發生信號反射。這個信號可能是驅動端發出的信號,也可能是遠端反射
    的頭像 發表于 04-17 10:24 ?1757次閱讀

    詳細分析信號反射產生的機理和現象

    高速數字信號反射是影響現代數字電路設計的重要因素之一 嚴重的反射將破壞信號完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。
    的頭像 發表于 09-25 15:10 ?3.2w次閱讀
    詳細分析<b class='flag-5'>信號</b><b class='flag-5'>反射</b>產生的機理和現象

    高速電路設計反射和串擾的形成原因是什么

    高速PCB設計中的信號完整性概念以及破壞信號完整性的原因高速電路設計反射和串擾的形成原因
    發表于 04-27 06:57

    在設計PCB的時候如何抑制反射干擾?

      在設計PCB的時候如何抑制反射干擾?  為了抑制出現在印制線條終端的反射干擾,除了特殊的需要之外,應該盡可能的縮短印制線的長度以及采用慢速電路
    發表于 04-10 15:09

    基于OrCAD/PSpice的信號產生電路設計

    基于OrCAD/PSpice的信號產生電路設計 信號產生電路的作用是產生具有一定頻率和幅度的正弦波、矩形波和鋸齒波波形。
    發表于 09-16 18:02 ?1548次閱讀

    數字電路設計信號完整性問題探討

    文章介紹了數字電路設計中的信號完整性問題, 探討了振鈴、邊沿畸變、反射、地彈、串擾和抖動各種信號完整性問題的成因和
    發表于 09-07 16:14 ?104次下載
    數字<b class='flag-5'>電路設計</b>的<b class='flag-5'>信號</b>完整性問題探討

    高速電路信號完整性分析與設計|—高速信號反射分析

    高速數字信號反射是影響現代數字電路設計的重要因素之一,嚴重的反射將破壞信號的完整性,并引起過沖現象,從而出現錯誤的數字邏輯和毀壞器件。本章
    發表于 05-25 16:41 ?5012次閱讀

    基于Hyperlynx的反射仿真與分析

    。PCB設計中最主要的信號完整性問題是反射和串擾,文中主要研究了工型拓撲中反射信號的影響,通過仿真得到一些減弱電路
    發表于 11-15 09:44 ?37次下載
    基于Hyperlynx的<b class='flag-5'>反射</b>仿真與分析

    詳細剖析雷擊浪涌抑制電路設計基本功

    雷擊浪涌抑制電路設計基本功
    的頭像 發表于 02-02 11:45 ?1.5w次閱讀

    差分放大電路:共模抑制

    共模抑制指的是對相同信號抑制。在差分放大電路中得到充分的應用。在電路設計中為濾除干擾信號同時使
    的頭像 發表于 05-29 09:20 ?9674次閱讀
    差分放大<b class='flag-5'>電路</b>:共模<b class='flag-5'>抑制</b>

    高速數字電路設計中的信號反射抑制綜述

    主要研究了高速數字電路設計信號反射抑制方法。理論上分析了信號反射產生的原因及其對
    發表于 08-12 17:14 ?15次下載

    信號反射問題與相關電路設計相關技巧分享

    信號反射現象 信號傳輸過程中感受到阻抗的變化,就會發生信號反射。這個信號可能是驅動端發出的
    的頭像 發表于 11-09 09:57 ?2847次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>反射</b>問題與相關<b class='flag-5'>電路設計</b>相關技巧分享

    抑制信號反射電路設計技巧

    信號傳輸過程中感受到阻抗的變化,就會發生信號反射。這個信號可能是驅動端發出的信號,也可能是遠端反射
    的頭像 發表于 08-08 15:22 ?1290次閱讀

    輸入沖擊電流抑制電路設計

    輸入沖擊電流抑制電路設計
    的頭像 發表于 11-23 18:10 ?832次閱讀
    輸入沖擊電流<b class='flag-5'>抑制</b><b class='flag-5'>電路設計</b>

    如何抑制或削弱反射波干擾

    在深入探討信號傳輸的精密世界時,我們時常面臨一個棘手的挑戰——如何有效抑制或削弱反射波干擾,以確保信號的純凈與穩定。反射波干擾,作為
    的頭像 發表于 09-13 11:27 ?373次閱讀
    如何<b class='flag-5'>抑制</b>或削弱<b class='flag-5'>反射</b>波干擾