你有沒有檢查過網絡上有多少條目是“ADC 的設計緩沖區”？在超過 400 萬份參考資料中很難找到您要查找的內容。對于大多數模擬和混合信號數據采集系統設計工程師來說可能并不感到意外，因為為無緩沖模數轉換器 (ADC) 設計外部前端需要大量的耐心和建議。它通常被視為一種藝術形式，是多年來精通技藝的古怪大師的珍品。對于外行來說，這是一項令人沮喪的反復試驗。大多數時候，由于相互關聯的規范的數量，挫折感成為令人討厭的伴侶，這迫使許多權衡（和評估），直到獲得最佳結果。

挑戰

放大器級的設計由兩個相互關聯的不同級組成，因此問題變得難以用數學建模，特別是由于與兩個級相關的非線性。第一步是選擇將緩沖傳感器輸出并驅動 ADC 輸入的放大器。第二步是設計一個低通濾波器來降低輸入帶寬，從而最大限度地減少帶外噪聲。

理想放大器提供剛好足夠的帶寬來正確緩沖傳感器或換能器產生的信號，而不會增加額外的噪聲，并提供零功耗，但理想的放大器與真正的放大器相去甚遠。在大多數情況下，放大器規格將定義整體系統性能，尤其是在噪聲、失真和功率方面。為了更好地了解該問題，第一步是了解離散時間 ADC 的工作原理。

離散時間 ADC 獲取連續時間模擬信號的樣本，該信號隨后被轉換為數字代碼。在對信號進行采樣時，根據模擬轉換器的類型，存在具有相同固有問題的兩種不同情況。

SAR ADC 集成了一個采樣保持，也稱為采樣保持，它基本上是一個開關和一個電容器，可在轉換完成之前凍結模擬信號，如圖 1 所示。

圖 1. 采樣保持電路圖。

離散時間 Σ-Δ ADC 或過采樣轉換器實現了類似的輸入級，即具有一些內部電容的輸入開關。在 Σ-Δ ADC 的情況下，采樣機制略有不同，但類似的采樣輸入架構出現在開關和電容器用于保存模擬輸入信號副本的情況下。

在這兩種情況下，開關都是在 CMOS 工藝中實現的，閉合時的電阻值非零，通常為幾歐姆。這個串聯電阻與采樣電容相結合，在 pF 范圍內，意味著 ADC 輸入帶寬通常非常大，并且在很多情況下遠大于 ADC 采樣頻率。

帶寬問題

輸入信號帶寬是轉換器的問題。在采樣理論中，我們知道應該去除高于奈奎斯特頻率（ADC 采樣頻率的一半）的頻率，否則這些頻率會在感興趣的頻帶中生成圖像或混疊。噪聲通常具有一個頻譜，其中大量功率可能存在于 ADC 的奈奎斯特頻率以上的頻帶中。除非我們處理這種噪聲，否則它將混疊到奈奎斯特頻率以下并增加本底噪聲，如圖 2 所示，從而有效地降低系統的動態范圍。

圖 2. 奈奎斯特折疊圖像。

ADC 輸入信號帶寬以及擴展的緩沖器輸出帶寬是需要解決的第一個問題。為確保噪聲不會混疊，必須限制 ADC 輸入信號的帶寬。這不是一個小問題。

通常，放大器的選擇基于大信號帶寬（即壓擺率）和增益帶寬乘積的規格，以涵蓋我們輸入信號的最壞情況，這定義了我們的 ADC 可以跟蹤的更快事件。

然而，放大器的有效噪聲帶寬相當于小信號帶寬（通常考慮小于 10 mV pp 的信號），這通常至少比大信號帶寬高四到五倍。

換句話說，如果我們的大信號規格選擇為 500 kHz，那么小信號帶寬很容易為 2 MHz 或 3 MHz，可能會允許 ADC 采樣大量噪聲。因此，在將模擬信號饋入 ADC 之前，應從外部限制小信號帶寬，否則測得的噪聲將是 ADC 數據表規格的三到四倍，這是不好的。

圖 3. 同相放大器配置。

以輸出 RTO 為參考的放大器噪聲

T 是以開爾文為單位的溫度，請記住，放大器產生的熱噪聲取決于放大器增益和總系統帶寬。電路示例如圖 3 所示，噪聲源總結如下：

k 是玻爾茲曼常數 (1.38 × 10?23 J/K)，電阻值以 Ω 表示，BW 指小信號帶寬。

前面的公式清楚地表明了在 ADC 輸入引腳之前添加具有足夠衰減的低通濾波器以最小化采樣噪聲的重要性，因為噪聲與帶寬的平方根成正比。通常，使用分立電阻器和電容器實現的一階低通濾波器具有足夠低的截止頻率，可消除大部分寬帶噪聲。一階低通濾波器的額外好處是，在感興趣頻帶之外的任何其他較大信號被 ADC 采樣并可能混疊之前，降低它們的幅度。

然而，這還不是全部。內部 ADC 開關電阻和電容器定義了模擬輸入帶寬，但由于輸入信號的變化，也會產生一個時域充放電循環。每次開關（連接到采樣 ADC 電容的外部電路）閉合時，內部電容電壓可能與之前存儲在采樣電容上的電壓不同。

什么是回扣問題？

經典的模擬問題：“如果你有兩個電容器與一個開關并聯，開關打開，一個電容器存儲一些能量，那么當開關閉合時兩個電容器會發生什么？”

答案取決于充電電容器存儲的能量和電容器之間的比率。例如，如果兩個電容器的值相同，則能量將在它們之間共享，并且電容器端子之間測量的電壓將減半，如圖 4 所示。

圖 4. 充電（左）和未充電（右）電容器。

這就是回扣問題。

一些 ADC 執行內部校準以補償內部誤差，稱為自動歸零校準。這些程序使采樣電容器達到接近電源軌的電壓或另一個電壓，例如參考電壓除以 2。

這意味著由放大器和采樣電容器緩沖的外部信號（必須保持模擬值才能獲取新樣本）通常不處于相同的電位（電壓）。因此，必須對采樣電容器進行充電或放電，以使其達到與緩沖器輸出相同的電位。此過程所需的能量將來自外部電容器（來自低通 RC 濾波器的電容器）和外部緩沖器。這種電荷的重新分配和電壓的穩定需要一段有限的時間，在此期間，電路中各個點的電壓會受到干擾，如圖 1 所示。通常會有大量的電荷被重新分配，這相當于電流流入或流出放大器并流入電容器。

結果是放大器應該能夠在非常有限的時間內對低通濾波器的外部電容器和ADC的采樣電容器進行充電/放電，而限流器由低通濾波電阻器添加。

更具體地說，放大器應該能夠在給定誤差范圍內從采樣電容器和外部源對電容器進行充電/放電。外部低通濾波器的截止頻率應略高于感興趣的頻帶，該頻帶由濾波器的時間常數、ADC 的位數以及樣本之間的最壞情況轉換定義——也就是說，我們應該能夠準確測量的最差輸入步長。

我們如何解決回扣問題？

解決該問題的更簡單方法是選擇具有足夠壓擺率、帶寬增益積、開環增益和 CMRR 的放大器，并在輸出端放置市場上可能找到的最高電容，其電阻足夠小以滿足低通濾波器帶寬要求。

由于電容真的很大，反沖問題可以忽略不計，帶寬受限于 LP 濾波器，所以問題解決了，對吧？

壞消息。以前的解決方案行不通，但是如果您好奇并嘗試以前的設置，那么您會發現兩件事：電容器將是煉乳容器的大小，并且放大器不會像連接在輸出。

放大器的性能取決于放大器看到的假想負載。在這種情況下，低通濾波器的懲罰是 THD 和建立時間的退化。建立時間的增加會導致放大器無法對電容器充電，從而使 ADC 采樣的電壓成為正確的最終電壓。這將導致 ADC 輸出的進一步非線性。

為了說明前面的陳述，圖 5 顯示了不同放大器輸出電流或電阻負載之間的性能差異。圖 6 顯示了由容性負載引起的小信號過沖，這會影響建立時間和線性度。

圖 6. ADA4896-2 的小信號傳輸響應與負載的關系。

為了盡量減少這個問題，放大器輸出應通過低通濾波器的串聯電阻與外部電容隔離。

電阻器應該足夠高，以保證緩沖器不會看到虛阻抗，但又要足夠小，以滿足所需的輸入系統帶寬，并最大限度地減少由于從緩沖器流出的電流引起的電阻器上的 IR 壓降，這可能導致放大器可能無法足夠快地穩定下來的電壓降。同時，電阻器應允許外部電容器減小到足夠小的值，以在不影響穩定的情況下最大限度地減少反沖。

您可以在此處找到更多信息。

幸運的是，有一些工具可以讓我們預測 DAC、放大器和濾波器的綜合性能，例如精密 ADC 驅動工具。

該工具可以模擬反沖以及噪聲和失真性能，如圖 7 所示。

圖 7. 精密 ADC 驅動工具模擬。

低通濾波器的經驗法則

通常，在許多建議中都會看到一階低通濾波器，但為什么沒有人使用更高階的濾波器呢？除非您的設備將用于具有特定要求的應用，以消除輸入信號中較大的帶外干擾或諧波，否則增加濾波器的階數將為您的系統增加一層額外的復雜性。一般來說，權衡是使小信號帶寬略高于您的需要，這將影響噪聲，但代價是能夠輕松驅動 ADC 輸入級，并降低功率和成本，因為放大器.

減輕負擔

我們之前提到，放大器不喜歡虛阻抗和/或提供高電流，這是由電容器添加的一個元件，用于最大限度地減少反沖問題。

改善這種情況的唯一方法是減少回扣本身。該解決方案已被最新的 ADI 轉換器采用，例如AD7768和AD4000。

由于轉換器架構不同，每種設備采用的解決方案也不同。AD4000 SAR ADC 可以在低于模擬輸入范圍的電源下工作。采用的解決方案稱為高阻模式，僅適用于低于 100 kHz 的采樣頻率。

在 AD7768 中，電源等于或高于模擬輸入范圍。AD7768 采用的解決方案稱為預充電緩沖器，與高阻模式相反，它可以在最高 ADC 采樣頻率下工作。

兩種解決方案都基于相同的操作原理；驅動 ADC 的主要困難是電容性電荷再分配。換句話說，當內部開關重新連接采樣電容器時，輸入緩沖器和低通濾波器看到的電壓降越低，電壓突跳越低，從而最大限度地減少 ADC 輸入電流。因此，驅動 ADC 越容易，建立時間減少的越多。濾波器電阻上的壓降減小，因此交流性能得到提升。

輸入電流對預充電緩沖器和高阻啟用和禁用的影響如圖 8 所示。

圖 8. 輸入電流。

輸入電流越高，放大器帶寬就應該越高（即更快）。因此，輸入低通濾波器的帶寬應該越高，這也會影響噪聲。

例如，對于以 1 MSPS 采樣的 1 kHz 輸入信號，使用 SINAD 將諧波作為噪聲性能。在不同的濾波器截止頻率下，我們得到如圖 9 所示的結果。

圖 9. AD4003 SINAD 與輸入 BW 的關系，有和沒有高阻模式。

上圖顯示，與完全相同的配置但高阻模式關閉相比，低輸入電流（高阻模式開啟）降低了截止濾波器頻率要求，以及濾波器電阻值中的 IR 壓降，從而提高了 ADC 性能.

在圖 9 中，可以觀察到通過提高輸入濾波器截止頻率，外部放大器可以更快地對采樣電容器進行充電/放電，但會產生更高的噪聲。例如，在高阻模式開啟時，以 500 kHz 采樣的噪聲小于 1.3 MHz。因此，SINAD 在 500 kHZ 輸入帶寬下更好。此外，降低了低通濾波器所需的電容，從而提高了放大器驅動器的性能。

電路設計優勢

在 ADI 最新 ADC 中實現的這些更易于驅動或減輕負擔的特性的添加對整個信號鏈產生了一些重大影響。ADC 設計人員將一些驅動問題引入 ADC 芯片本身的關鍵優勢在于，可以將解決方案設計為盡可能高效地滿足該 ADC 的信號要求，從而解決一些問題，包括輸入帶寬和放大器穩定性。

進入 ADC 輸入的電流減少，因此反沖減少，意味著放大器需要處理較低的電壓階躍，但仍具有與標準開關電容輸入相同的完整采樣周期。

在給定的時間段內有一個較小的階躍電壓來建立（斜坡到最終值）與有一個較長的時間來建立一個更大的階躍相同。最終結果是放大器現在不需要如此寬的帶寬來將輸入充分穩定到相同的最終值。帶寬降低通常意味著放大器的功率更低。

看待這個問題的另一種方法是想象一個通常不具有足夠帶寬來穩定給定 ADC 輸入的放大器現在如何在啟用預充電緩沖器時實現足夠的穩定。

ADI 應用筆記 AN-1384 展示了與 AD7768 在其三種功率模式中的每一種模式下搭配使用時一系列放大器可實現的性能。本文檔中顯示的放大器之一ADA4500-2表明，當不使用預充電緩沖器時，它很難在中等功率模式（THD >-96 dB）下穩定 AD7768 的輸入。但是，當啟用預充電緩沖器時，性能會顯著提高至優于 ?110 dB THD。

由于 ADA4500-2 是一個 10 MHz 帶寬放大器，并且在給定模式下穩定 AD7768 所需的帶寬約為 12 MHz，我們看到現在可以通過易于驅動的特性來使用這種較低帶寬的放大器. 通過這種方式，這些特性不僅使前端緩沖電路的設計更加容易，而且還允許在選擇組件時更加自由，以保持在系統功率或散熱上限內。

減少流入 ADC 模擬輸入引腳的電流的第二個優勢是，現在流過用作輸入 RC 網絡一部分的串聯電阻器的電流更少。

對于傳統的 ADC 輸入，相對較大的電流意味著只能使用小值電阻器，否則會在該電阻器上產生較大的壓降。此處較大的壓降會導致 ADC 轉換結果中的增益誤差或線性度誤差。

然而，使用更小的電阻值也有其挑戰。使用更小的電阻器實現相同的 RC 帶寬意味著使用更大的電容。然而，這種大電容和小電阻組合會導致緩沖放大器的不穩定。

使用易于驅動的特性時所遇到的電流減小意味著可以使用更大阻值的電阻而不影響性能，并確保系統的穩定性。

電路性能優勢

考慮到我們已經說過的對電路設計的好處，很明顯還有性能好處，或者使用這些特性進一步提高性能的機會。

已經提到的好處是，能夠使用較低帶寬的放大器實現更好的性能，也可以用于擴展更優化系統的性能。例如，即使輸入信號穩定良好，隨著最終穩定的發生，輸入之間仍可能存在一些不匹配。因此，例如，啟用預充電緩沖器將意味著最終穩定要小得多，因此可以在以前無法實現的地方實現最高水平的 THD。

通過 RC 網絡的串聯電阻器的電流的減少也有利于性能。此外，不僅輸入電流顯著降低，而且幾乎不依賴于輸入電壓。可以實現改進的 THD，因為輸入對上的電阻器中的任何不匹配都會導致 ADC 輸入處的電壓差更小，并且電壓降與信號無關。

較低的輸入電流也會影響失調和增益精度。由于絕對電流的減少以及與信號相關的電流變化的減少，每個通道或每個物理板上的元件值變化導致偏移和增益誤差的較大變化的可能性較小（對于相同的原因，較低的電流會導致串聯電阻上的電壓較小）。使用預充電緩沖器，可以實現更好的絕對偏移和增益誤差規范，以及系統內跨板或通道的一致性能。

在 ADC 采樣率發生變化以適應不同信號采集需求的系統中，較低的電流還有另一個好處，例如在數據采集卡中。在沒有預充電緩沖器的情況下，輸入無源元件上的電壓降會隨著 ADC 的采樣率而變化，因為 ADC 輸入電容會在更高的采樣率下更頻繁地充電和放電。這適用于模擬輸入路徑和參考輸入路徑，并且這種電壓變化被 ADC 視為依賴于采樣率的偏移和增益誤差。

然而，啟用預充電緩沖器后，絕對電流和絕對電壓降開始時會小得多，因此隨著 ADC 采樣率的變化，電壓的變化也會小得多。在終端系統中，這意味著隨著采樣率的調整，重新校準系統偏移和增益誤差的需要減少，并且偏移和增益誤差對 ADC 采樣率的變化不太敏感。

成本效益

易于使用的功能的主要好處之一與總擁有成本有關。設計和性能優勢的不同方面導致潛在的較低開發成本和運營成本。

更簡單的設計意味著更少的設計工作和更快的時間來制作第一個原型。

更簡單的設計意味著在原型設計中首次成功的機會更大。

更易于驅動的特性可以允許使用更低的帶寬，因此可以使用成本更低的放大器。

偏移和增益的好處可以減少工廠校準。

性能改進可以減少現場校準或按需校準，從而減少停機時間和/或提高吞吐量。

使用 AD7768-1 的真實示例

表 2 顯示了 AN-1384 應用筆記中的一些測量數據，可幫助設計人員選擇合適的放大器來驅動AD7768-1 ADC。表中的示例表明，在某些放大器上啟用預充電功能時，可能會有顯著的改進。尤其是 THD 改進的原因是前面提到的 ADC 對驅動電路施加的負擔減輕的綜合影響。例如，使用ADA4945-1放大器的配置在啟用預充電緩沖器時可將 THD 提高 4 dB。同樣，ADA4807-2電路可以實現 THD 增加 18 dB。這些示例表明，能夠自行實現合理性能的放大器在與許多 ADI 最新 ADC 中提供的易于驅動功能結合使用時，可以達到領先的性能水平。

表 2. AD7768-1 與各種放大器的性能

設計驅動無緩沖 ADC 的電路并非易事，由于轉換器的反沖和帶寬要求，需要適當的方法和權衡考慮。很多時候，所需的電路將根據 THD、SNR 和功耗來定義整體系統性能。

適用于 SAR 和 Σ-Δ 技術的最新 ADI 精密轉換器集成了一組功能，可最大限度地降低轉換器輸入電流。這最大限度地減少了反沖，大大減少和簡化了外部電路，實現了以前無法實現的規格數量。這使得 SAR 和 Σ-Δ 技術更易于使用，縮短了工程時間，并提高了系統規格。