精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

芯片設(shè)計(jì)之邏輯綜合過程(下)

倩倩 ? 來源:《IC設(shè)計(jì)與方法》 ? 作者:《IC設(shè)計(jì)與方法》 ? 2022-08-15 16:05 ? 次閱讀

邏輯綜合過程(5)設(shè)置約束中,時(shí)序約束除需估計(jì)電路中的連線參數(shù)外,還需要關(guān)注時(shí)鐘網(wǎng)絡(luò)。在復(fù)雜網(wǎng)絡(luò)中,輸入的時(shí)鐘信號(hào)可能會(huì)連接數(shù)百個(gè)D觸發(fā)器,需要通過樹狀網(wǎng)絡(luò)連接,樹狀網(wǎng)絡(luò)的每個(gè)分叉連接有限個(gè)D觸發(fā)器。為使時(shí)鐘信號(hào)到達(dá)每個(gè)D觸發(fā)器的時(shí)間近似相等,樹狀網(wǎng)絡(luò)需要盡可能均勻。

描述時(shí)鐘網(wǎng)絡(luò)信號(hào)的參數(shù)有兩個(gè):Clock Latency和Clock Uncertainty。Clock Latency表示時(shí)鐘信號(hào)經(jīng)由其他元器件和連線到達(dá)D觸發(fā)器的延時(shí),Clock Uncertainty表示各個(gè)D觸發(fā)器間時(shí)鐘延時(shí)的微小差異。

綜上,過程(5)設(shè)置約束中,時(shí)序約束通過靜態(tài)時(shí)序分析的準(zhǔn)則、估算連線參數(shù)、確定時(shí)鐘網(wǎng)絡(luò)參數(shù)完成約束。

f6666c3e-1a1c-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

當(dāng)時(shí)序約束滿足后,綜合邏輯所需的軟件將嘗試滿足面積約束要求,一般面積約束的要求是將芯片的面積最小化。

以下是描述芯片的面積的三種方式:

(1)通過與非門對(duì)芯片進(jìn)行描述,得出芯片等效多少門。

(2)通過等效晶體管數(shù)量的方式進(jìn)行描述。

(3)通過物理面積的方式進(jìn)行描述,常用的面積單位是平方微米。

非專業(yè)人員傾向使用方式(1)和方式(2)描述芯片面積。EDA軟件(根據(jù)代碼自動(dòng)生成芯片電路的軟件)中對(duì)芯片面積的描述不清晰,需要設(shè)計(jì)人員判斷數(shù)值的單位是門、晶體管、物理面積三種中的哪一種。如果數(shù)值包含0.5,可能是以門為單位,因?yàn)橐粋€(gè)非門大約等效0.5個(gè)與非門;如果數(shù)值為整數(shù),可能是以晶體管為單位;如果數(shù)值有多個(gè)小數(shù)位,可能是以物理面積為單位。

設(shè)置約束結(jié)束后,可以進(jìn)行邏輯綜合操作。邏輯綜合操作中軟件可以對(duì)電路做以下優(yōu)化:

(1)共享表達(dá)式:如下圖所示,三個(gè)表達(dá)式中均有A+B,軟件會(huì)將重復(fù)的A+B電路化簡(jiǎn)。

f693ff5a-1a1c-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

(2)資源共享:加法器(下圖電路中帶加號(hào)的正方形)所需的資源多于多路選擇器(下圖電路中的梯形)所需的資源,通過改變電路結(jié)構(gòu),將資源選擇器共享轉(zhuǎn)化為加法器共享,節(jié)省資源。

f6d3fc0e-1a1c-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

(3)操作重新排序:下圖是操作重新排序的案例,如果A、B、C、D、E、F信號(hào)不能同時(shí)到達(dá),如A、B信號(hào)到達(dá)較晚,操作重新排序后的電路(圖中箭頭指向的電路)運(yùn)算速度更快。

f6ed74b8-1a1c-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

邏輯綜合操作后,進(jìn)行結(jié)果分析。首先需要關(guān)注時(shí)序報(bào)告。

時(shí)序報(bào)告的第一部分是數(shù)據(jù)到達(dá)時(shí)間(data arrival time),表示上一級(jí)觸發(fā)器時(shí)鐘信號(hào)出現(xiàn)開始,經(jīng)過所有元器件所需要的時(shí)間(個(gè)人理解)。

時(shí)序報(bào)告的第二部分是數(shù)據(jù)需求時(shí)間(data required time),表示數(shù)據(jù)傳輸可以使用的時(shí)間。

如果數(shù)據(jù)需求時(shí)間-數(shù)據(jù)到達(dá)時(shí)間>0,則滿足時(shí)序約束,可以進(jìn)行面積報(bào)告分析,否則需修改約束或設(shè)計(jì)代碼。根據(jù)時(shí)序分析結(jié)果,可以重建關(guān)鍵路徑,進(jìn)一步優(yōu)化電路。

f720bce2-1a1c-11ed-ba43-dac502259ad0.png

圖片來源:學(xué)堂在線《IC設(shè)計(jì)與方法》

其次關(guān)注面積報(bào)告,下圖報(bào)告中紅圈內(nèi)表示芯片的面積參數(shù),因?yàn)閳?bào)告中數(shù)值有多個(gè)小數(shù)位,所以數(shù)值的單位是平方微米。

在商業(yè)設(shè)計(jì)中,需要定義芯片內(nèi)連線的模型以更準(zhǔn)確地估算出芯片面積(含個(gè)人理解),Net Interconnect area會(huì)有具體數(shù)值,不會(huì)如下圖中表示的undefined。

f760d4b2-1a1c-11ed-ba43-dac502259ad0.png

結(jié)果分析滿足設(shè)計(jì)條件后,保存結(jié)果,邏輯綜合過程結(jié)束。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴

原文標(biāo)題:芯片設(shè)計(jì)相關(guān)介紹(25)——邏輯綜合過程(下)

文章出處:【微信號(hào):行業(yè)學(xué)習(xí)與研究,微信公眾號(hào):行業(yè)學(xué)習(xí)與研究】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    邏輯電路芯片-組合邏輯電路芯片-時(shí)序邏輯電路芯片

    邏輯電路芯片,簡(jiǎn)而言之,是執(zhí)行邏輯運(yùn)算的電子元件集合體,這些邏輯運(yùn)算包括與(AND)、或(OR)、非(NOT)、與非(NAND)、或非(NOR)等基本操作。這些
    發(fā)表于 09-30 10:47

    常用邏輯芯片有哪些

    邏輯門是數(shù)字電路中的基本構(gòu)建塊,它們執(zhí)行基本的邏輯運(yùn)算,如與(AND)、或(OR)、非(NOT)、異或(XOR)等。邏輯芯片是集成了多個(gè)邏輯
    的頭像 發(fā)表于 09-24 10:48 ?1562次閱讀

    存儲(chǔ)芯片邏輯芯片的差異

    存儲(chǔ)芯片邏輯芯片是電子設(shè)計(jì)和計(jì)算機(jī)架構(gòu)中的兩大核心組件,它們?cè)诠δ堋⒔Y(jié)構(gòu)、應(yīng)用領(lǐng)域以及性能要求等方面存在顯著的差異。以下是對(duì)兩者區(qū)別的詳細(xì)分析,旨在提供全面而深入的理解。
    的頭像 發(fā)表于 07-24 16:38 ?2849次閱讀

    模擬芯片電源管理芯片介紹

    相應(yīng)的短矩波,推動(dòng)后級(jí)電路進(jìn)行功率輸出。本文詳細(xì)介紹芯伯樂XBLW-模擬芯片電源管理芯片的分類及各種類芯片特征,希望看完后有更深刻的了解。01—描述
    的頭像 發(fā)表于 04-30 08:34 ?1831次閱讀
    模擬<b class='flag-5'>芯片</b><b class='flag-5'>之</b>電源管理<b class='flag-5'>芯片</b>介紹

    芯片中EDC的含義

    EDC涵蓋了從芯片的初步設(shè)計(jì)到最終驗(yàn)證的全過程。它包括了硬件描述語言(HDL)的編寫、邏輯綜合、布局布線、時(shí)序優(yōu)化、模擬仿真、功耗分析等各個(gè)環(huán)節(jié)。
    的頭像 發(fā)表于 04-16 13:17 ?2335次閱讀

    交換芯片的構(gòu)建過程

    交換芯片的構(gòu)建過程是一個(gè)復(fù)雜而精細(xì)的技術(shù)活動(dòng),它涉及多個(gè)模塊的設(shè)計(jì)和集成。這一過程不僅要求工程師們對(duì)芯片的結(jié)構(gòu)和功能有深入的理解,還需要他們具備高超的技術(shù)能力和豐富的實(shí)踐經(jīng)驗(yàn)。
    的頭像 發(fā)表于 03-22 16:21 ?794次閱讀

    組合邏輯電路與或邏輯

    當(dāng)邏輯電路由多個(gè)邏輯門組成且不含存儲(chǔ)電路,對(duì)于給定的輸入變量組合將產(chǎn)生確定的輸出,則這種邏輯電路稱為組合邏輯電路。
    的頭像 發(fā)表于 02-04 11:46 ?1549次閱讀
    組合<b class='flag-5'>邏輯</b>電路<b class='flag-5'>之</b>與或<b class='flag-5'>邏輯</b>

    邏輯芯片和存儲(chǔ)芯片的區(qū)別

    邏輯芯片和存儲(chǔ)芯片是計(jì)算機(jī)系統(tǒng)中兩種不同類型的芯片,它們?cè)诠δ芎陀猛旧嫌兄黠@的區(qū)別。
    的頭像 發(fā)表于 01-17 18:26 ?2382次閱讀

    基于TouchGFX的智能手表設(shè)計(jì) —MVP 架構(gòu)邏輯設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《基于TouchGFX的智能手表設(shè)計(jì) —MVP 架構(gòu)邏輯設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 01-05 11:21 ?1次下載

    怎樣在邏輯芯片上改倒屏

    邏輯芯片是電子設(shè)備的核心組成部分,用于管理和控制設(shè)備的各個(gè)功能單元。倒屏是指將顯示器的上下左右方向進(jìn)行翻轉(zhuǎn),即交換水平和垂直方向的顯示內(nèi)容。在某些特定場(chǎng)景,倒屏可以提供更好的顯示效果和用戶
    的頭像 發(fā)表于 12-15 10:16 ?2777次閱讀

    芯片設(shè)計(jì)分為哪些步驟?為什么要分前端后端?前端后端是什么意思

    設(shè)計(jì)過程。 前端設(shè)計(jì)是芯片設(shè)計(jì)的起點(diǎn),涉及到定義芯片的功能、性能和接口等。具體步驟包括需求分析、體系結(jié)構(gòu)設(shè)計(jì)、邏輯設(shè)計(jì)、邏輯
    的頭像 發(fā)表于 12-07 14:31 ?3622次閱讀

    如何連接數(shù)電邏輯芯片

    連接數(shù)字邏輯芯片通常需要遵循以下基本步驟。
    的頭像 發(fā)表于 12-07 10:02 ?783次閱讀

    如何正確連接邏輯芯片

    邏輯芯片是數(shù)字電路中常用的芯片,如何正確連接邏輯芯片是數(shù)字電路設(shè)計(jì)和實(shí)現(xiàn)的重要一步。以下是正確連接邏輯
    的頭像 發(fā)表于 12-07 10:01 ?838次閱讀

    數(shù)字隔離芯片電平轉(zhuǎn)換應(yīng)用

    數(shù)字隔離芯片電平轉(zhuǎn)換應(yīng)用
    的頭像 發(fā)表于 12-05 11:09 ?2556次閱讀
    數(shù)字隔離<b class='flag-5'>芯片</b><b class='flag-5'>之</b>電平轉(zhuǎn)換應(yīng)用

    3D-IC 設(shè)計(jì)早期三維布圖綜合以及層次化設(shè)計(jì)方法

    3D-IC 設(shè)計(jì)早期三維布圖綜合以及層次化設(shè)計(jì)方法
    的頭像 發(fā)表于 12-04 16:53 ?522次閱讀
    3D-IC 設(shè)計(jì)<b class='flag-5'>之</b>早期三維布圖<b class='flag-5'>綜合</b>以及層次化設(shè)計(jì)方法