正如我們許多人所知，集成電路或 IC 是在一個小封裝中的許多小電路的組合，它們一起執行一項任務。就像運算放大器或 555 定時器 IC 是由許多晶體管、觸發器、邏輯門和其他組合數字電路組合而成的。類似地，觸發器可以通過使用邏輯門的組合來構建，而邏輯門本身可以通過使用幾個晶體管來構建。

邏輯門是許多數字電子電路的基礎。從基本的觸發器到微控制器，邏輯門構成了比特如何存儲和處理的基本原理。他們使用算術邏輯陳述系統的每個輸入和輸出之間的關系。有許多不同類型的邏輯門，它們中的每一個都有用于不同目的的不同邏輯。但本文的重點將放在OR Gate上，因為稍后我們將使用 BJT 晶體管電路構建 OR Gate，類似于我們之前構建的AND Gate 晶體管電路。

或邏輯門

或門實現布爾“析取”，即它有助于找到給定二進制輸入的最大值。

OR門的電路符號如圖1所示，彎曲端是輸入端，尖端是輸出端。他們遵循的邏輯很簡單，如果任何一個輸入為真或輸入 A或輸入 B 為真，則輸出為真?；蜷T真值表如下所示。

該原理可以擴展到所需的任意數量的輸入，如果任何一個（或至少一個）輸入為真，則輸出為真。在本文中，我們將使用晶體管構建 OR 邏輯門，如果您想了解更多關于 OR 門以及它們如何工作的信息，您可以查看OR 門文章的基礎知識。

所需零件

NPN小信號晶體管（2N2222、BC547等）

1K電阻

10K 電阻

使用晶體管的或門 - 電路圖

OR門的第一個版本是最簡單的——它由兩個并聯的發射極跟隨器共享一個公共發射極電阻器組成。

上面的電路圖顯示了使用 NPN 晶體管構建或門的最簡單方法。當輸入 A 保持高電平時，小電流通過晶體管 Q22 的基極。這會打開 Q22，并且（相對）大電流從集電極流向發射極。電流在發射極電阻上下降。發射極電阻兩端的電壓為 V CC – 0.7V，因此輸出“跟隨”輸入，增益略小于單位。當輸入B 保持高電平時也會發生同樣的事情。 當兩個輸入都保持高電平時，兩個晶體管都處于活動狀態，但發射極電阻上的電壓降相同，輸出仍然是高電平。該電路顯示出完美的 OR 行為。將開關和 LED 連接到輸入可以更好地顯示電路的行為，如下圖所示。

情況1：當兩個輸入都為低時，輸出為低

情況2：當一個輸入為低，另一個為高時，輸出為高

情況3：反之亦然，當其他輸入為低時，輸出為高

案例4：最后當兩個輸入都為高時，輸出為高

如您所見，電路正在工作并遵循我們之前討論的真值表。如果您對這條粗略的電路感到滿意，您可以在這里停下來，但如果您想對電路進行一些改進，請繼續閱讀。

使用晶體管的或門 - 改進版

上面顯示的電路是 OR 門的一個非常簡單的實現，但由于一些原因，該電路很少用于 IC 制造。如果我們將一個輸入連接到 V CC，將一個開關連接到另一個輸入并探測輸入和開關并在開關的上升沿觸發，我們會注意到一個小問題。

輸出僅在一段時間后才變為高電平，即不會立即響應輸入。在輸出端看到輸入所花費的時間稱為傳播延遲。刪除輸入時也會發生同樣的事情。輸出需要一些時間才能回到地面。

這是因為晶體管的基極電容。一種解決方案是降低所有電阻器的值，以便更多電流流動并且電容快速充電。但這會導致過多的功耗。為了避免這種情況，我們在基極電阻上添加了兩個小的（《10nF）“加速”電容器，以減少“存儲”時間。

另一個問題是這個電路不能像它提供的那樣吸收盡可能多的電流。采購不是問題，因為至少有一個晶體管打開（當至少一個輸入為高電平時）直接連接到輸出，因此輸出可以提供相當大的電流。

然而，當晶體管關閉時，只有 1K 電阻將輸出拉低，并且吸收電流受到限制。為了使驅動對稱，增加了一個輸出推挽級。這兩種修改都大大減少了上升和下降傳播延遲。

或門的應用

與與門一起，或門構成了所有邏輯電路的一個組成部分。例如，如果微控制器需要監控十個輸入，則一個 10 輸入或門將告訴控制器是否有任何一個輸入為高電平，而無需十個輸入引腳。

邏輯或的另一個有趣應用是在您的汽車中。僅當所有車門都關閉時，安全帶警告燈才會關閉，換句話說，如果任何一扇（或至少一扇）車門打開，警報就會亮起。